TSMCの3nmノード向けインターコネクト技術、Marvell：最大240Tbpsを実現する技術（2/2 ページ）

Marvell Technologyは、TSMCの新しい3nmプロセス適用のD2Dシリコンインターコネクトを開発している。同社は、最大240Tビット/秒（bps）のデータ伝送速度を実現し電力性能やコスト最適化を可能とするこの技術を、データセンターや車載分野向けに提供していく方針だ。

[Alan Patterson，EE Times]

車載用ASIC、ADAS分野に「大きなチャンス」

　Kuemerle氏は、「新技術は、自動車業界向けの半導体チップにおいて潜在的可能性を秘めている」と述べる。

　「自動車業界の品質基準をみると、『マルチチップには手を出すな』と考えるだろう。しかし現在、システムレベルの安全性が強化され、車載アプリケーションに適切なセキュリティが組み込まれることで、マルチチップ環境での動作が可能になってきている」（Kuemerle氏）

　また同氏は、「さらに大きなチャンスが広がっているのが、機械学習を備えた車載用ASICやADAS（先進運転支援システム）の分野だ。また、PCIe関連の新たな活動や、車載対応としての利用も進んでいる」と述べる。

　半導体メーカー各社は、現在もまだ半導体不足の問題に直面している自動車分野の顧客企業への対応に強い関心を寄せている。

　Marvellは、「TSMCで開発された3nm技術は、いずれ他のファウンドリーでも利用できるようになるだろう」と述べている。

　Kuemerle氏は、「業界全体でこのインターコネクトの標準化に取り組むことにより、ファブにとっては、あらかじめ作られたコンポーネントに関する選択肢がますます増えることになる。このようなビジョンを、誰もが描くことができる。ベンダーCのチップをファブAとファブBで製造し、それを全て1つに統合して提供できるようになるのだ」と述べる。

【翻訳：田中留美、編集：EE Times Japan】