TSMC、3D実装対応の先進後工程工場を開設:SoIC技術の量産に対応
TSMCが、同社の3D実装技術「3DFabric」に対応する先進パッケージング/テスト工場「Advanced Backend Fab 6」を開設した。300mmウエハー換算で年間100万枚以上の3DFabricプロセス処理能力を有し、年間1000万時間以上のテストサービスも提供可能だ。
TSMCは2023年6月8日(台湾時間)、同社の3D(3次元)実装技術「3DFabric」に対応する初のオールインワン自動化先進パッケージング/テスト工場「Advanced Backend Fab 6」を開設したと発表した。
同工場では、同社の独自技術であるシリコンダイを3D積層する「SoIC(System on Integrated Chips)」技術の量産に対応する。同社は、「フロントエンド、バックエンド、テストサービスまでの3DFabric統合を実現する初の工場だ」と説明。同工場によって、SoICやInFO(Integrated Fan-Out)、CoWoS(Chip-on-Wafer-on-Substrate)および先進テストなどの3DFabric先進パッケージングおよびシリコン積層技術に柔軟に生産能力を割り当て、生産歩留まりと生産効率の向上を実現するとしている。
3DFabricは、SoICやInFO、CoWoSなど、TSMCが開発してきた複数の先進パッケージング技術を総称するものブランド名。SoICは、シングルダイのシステムLSIを意図的に複数のダイ(チップレット)に分割する「チップレット化」を支える技術だ。同社のオペレーションズ/先進パッケージング技術&サービス、品質&信頼性担当バイスプレジデント、Jun He氏は、「チップレット積層は、チップの性能とコスト効率を向上させるための重要な技術だ。顧客のニーズを満たす生産能力によって、われわれは共に革新を起こし、長期的に顧客から信頼される重要なパートナーになることができる」と述べている。
他の先進後工程工場の合計より広いクリーンルーム
同工場は、台湾の竹南サイエンスパークに立地し、面積は14.3ヘクタール(14万3000m2)。同社によると、TSMCのその他の先進的なバックエンド工場の合計よりも広いクリーンルーム面積を備えた「最大の先進バックエンド工場」だという。同工場は、300mmウエハー換算で年間100万枚以上の3DFabricプロセス処理能力を有するほか、年間1000万時間以上のテストサービスも提供可能という。
また、同工場では生産効率の最適化のため、インテリジェントマニュファクチャリングを採用。工場に組み込まれた5つの機能を備えたインテリジェントなAMHS(自動マテリアルハンドリングシステム)は、全長32km超の規模となっている。さらに、ウエハーから個々のダイまで、生産情報はディスパッチングシステムに接続され、生産サイクルの短縮を実現するという。これらのシステムはAI(人工知能)と組み合せることで、正確なプロセス制御や、異常のリアルタイム検出、堅牢なダイレベルのビッグデータ品質保証ネットワークを確立しているという。同社は、「1秒当たりのデータ処理能力は、既存のフロントエンド工場の500倍で、ダイのトレーサビリティーによって、各ダイの完全な生産履歴が構築される」と説明している。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
- それでも「ムーアの法則」は続く
今回は、TSMC、Samsung Electronics(以下、Samsung)、Intelのトランジスタ/製造プロセスのロードマップをまとめる。 - AMDが開発した第4世代EPYCプロセッサのCXLメモリ拡張
今回は、CXL(Compute Express Link)インタフェースを通じてメモリを拡張する仕組みを説明する。 - TSMCがHPC向け「N4X」プロセスを発表
TSMCが発表した新しいプロセス技術は、HPC(高性能コンピューティング)のワークロードおよびデバイスに向けたものだ。新しい「N4X」プロセスノードは5nmプロセス(「N5」)の拡張版で、2023年前半にリスク生産が開始される予定となっている。 - システムの性能向上に不可欠となった先進パッケージング技術
今回は、フロントエンド3Dとバックエンド3Dを解説する他、TSMCが「CSYS(Complementary Systems, SoCs and Chiplets integration、シーシス)」と呼ぶソリューションを紹介する。 - チップレットと3次元集積が「ムーアの法則」を牽引
今回から、2021年8月にオンラインで開催された「Hot Chips」の技術講座より、「TSMC packaging technologies for chiplets and 3D(チップレットと3次元集積に向けたTSMCのパッケージング技術)」の講演内容を紹介する。 - TSMCの微細化は2nmまで? 以降はパッケージングが肝に
ムーアの法則はこれまで長年にわたり、「半導体チップのトランジスタ密度は、2年ごとに2倍になる」との見解を維持してきたが、3nmプロセスにおいて数々の問題が提示されるようになった。それでもTSMCは、引き続き楽観的な見方をしているようだ。