Samsung幹部が裏面電源供給技術ロードマップの詳細を語る:2nmチップのサイズを17%縮小
Samsung Electronicsが、裏面電源供給ネットワーク(BSPDN)のロードマップに関する詳細を明かした。2027年の量産開始時には、2nmプロセスノードがこの新技術向けに最適化される予定だという。
Samsung Electronics(以下、Samsung)が、裏面電源供給ネットワーク(BSPDN)のロードマップに関する詳細を明かした。2027年の量産開始時には、2nmプロセスノードがこの新技術向けに最適化される予定だという。
台湾の市場調査会社TrendForceによると、業界メディアはこれまで、IntelやSamsung、TSMCといった大手ファウンドリーのBSPDN技術の動向ついてたびたび報じてきたが、Samsung Foundryの上級幹部が同社のBSPDNロードマップの詳細を明かしたのは今回が初めてだという。
Korean Economic Daily(韓国経済新聞)が報じたところによれば、SamsungのPDK開発チーム担当バイスプレジデントを務めるLee Sung-Jae氏は、「BSPDNは、既存の表面電源供給(FSPDN)と比べて2nmチップのサイズを17%縮小することが可能だ。また、2nmチップの性能を8%、電力効率を15%、それぞれ向上できる」と述べている。
Intelの研究によると、既存の表面電源供給では一般的に、電源供給ラインがチップ表面のスペース全体の約20%を占めているという。BSPDN技術は、ウエハーの裏面に電源供給ラインを配置することで電力線と信号線の間のボトルネックを取り除き、より小型のチップを容易に製造可能とする。
さらに裏面電源供給では、より太く低抵抗のワイヤが使用可能になるため、さらなる高性能化と省電力化を実現する。Samsungが「VLSIシンポジウム 2023」において発表した論文によると、BSPDNは配線長を9.2%短縮することも可能だという。
同社はこの論文の中で、2つのArmベースのテストチップに裏面電源供給を実装し、それぞれ10%および19%のダイ面積縮小を達成したと主張している。ただし、同社はこのテストチップのプロセスノードについては明かしていない。
ここで注目すべきは、Samsungは3nmチップでGAA(Gate-All-Around)技術を採用した先駆者だったが、現在ではBSPDN技術の実装において、IntelやTSMCに追随する形となっているという点だ。
Intelは2024年中に、裏面電源供給技術「PowerVia」をベースとした半導体チップを製造する予定だ。またTSMCも、2026年に量産開始予定の1.6nmチップに、同社の裏面電源供給技術「Super PowerRail」アーキテクチャを統合する予定だとしている。
【翻訳:田中留美、編集:EE Times Japan】
関連記事
苦悩するSamsung ファウンドリーやメモリで厳しい立ち位置に
Samsung Electronicsは、米国テキサス州テイラーの新工場の立ち上げを遅らせるという。同社は、ファウンドリー事業ではTSMCに、メモリ事業ではSK hynixに後れを取っている。業界関係者の分析によれば、Samsungの意思決定の重点は、日和見主義から慎重姿勢へと変わっているという。AIによる技術革新を加速させるTSMCの最新技術
TSMCは横浜で開催した顧客向け技術発表会「TSMC Technology Symposium」に合わせ、テクノロジー専門メディア向けの技術説明会を開催した。説明会では、AIイノベーションを加速させるための半導体製造プロセス「TSMC A16」技術や「TSMC System-on-Wafer(TSMC-SoW)」などについて、その概要を紹介した。銅配線を2nmノード以下に微細化、Appliedが新材料
Applied Materialsが、銅配線の2nmノード以降への微細化と最大25%の低抵抗化を実現する新材料技術を開発した。チップの静電容量を低減し、3D積層ロジック/DRAMチップの高強度化も実現する。事実上の「GAA第1世代」は2025年? トップ3社のロードマップを読み解く
Intel、TSMC、Samsung Electronics(Samsung Foundry)というファウンドリートップ3社で、GAA(Gate-All-Around)を採用する半導体製造プロセスのロードマップが出そろった。今回は、各社のロードマップを読み解いてみたい。「半導体業界の巨人」3社がCFETに照準 製造では課題が山積も
裏面電源供給がブレークする予感、そしてDRAMも3次元化に加速 〜VLSI2023
2023年6月に開催された「VLSIシンポジウム2023」は大盛況であった。本稿では、筆者が“ブレークの予感”を抱いた裏面電源供給技術と、3D(3次元) NAND/DRAM技術に焦点を当てて、解説する。
Copyright © ITmedia, Inc. All Rights Reserved.