ニュース
PLP対応の高精度実装装置を開発 チップレットを後押し:精度±0.8μmで熱圧着実装が可能
東レエンジニアリングは、大型ガラスパネルをベースとしたパネルレベルパッケージ(PLP)に対応できる高精度実装装置(ボンダー)「UC5000」を開発、2025年4月より販売する。
SEMI規格準拠の515×510mm、600×600mmパネルに対応
東レエンジニアリングは、大型ガラスパネルをベースとしたパネルレベルパッケージ(PLP)に対応できる高精度実装装置(ボンダー)「UC5000」を開発、2025年4月より販売すると発表した。
半導体デバイスの高機能化が進む中、複数の半導体チップを1つのパッケージに集積するための「チップレット」技術が注目されている。この実現に向けてはこれまで、シリコンウエハーをベースとしたウエハーレベルパッケージが主に用いられてきた。ただ、基板のさらなる大型化や製造効率という観点から、今後はガラスパネルの導入が注目されている。
ガラスパネルは、サイズの大型化や角型サイズに対応できるからだ。ただ、シリコンウエハーに比べると、「反りが大きく搬送が難しい」「装置内における熱の制御や膨張・収縮を考慮しながら、高い精度で実装しなければならない」など、課題もあった。
東レエンジはこれまで、「熱圧着(TCB)実装装置」や「大型パネル用ブリッジチップ搭載装置」などを開発し、多くの納入実績を持つ。今回は、これらの装置で培った技術をベースに、大型ガラスパネルにおける課題を解決した。
UC5000は、SEMI規格に準拠した515×510mmおよび、600×600mmという大型パネルに対応でき、TCBで±0.8μmという高い精度でチップ実装を行うことができるという。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
光半導体をシリコン基板上に高速実装、東レが開発
東レは、InP(インジウムリン)などをベースとした光半導体をシリコン基板上に実装するための材料とプロセス技術を、東レエンジニアリング(TRENG)と連携して開発した。2025年までに量産技術を確立し、早期実用化を目指す。アドバンテストと東レエンジが製造関連技術で提携
アドバンテストと東レエンジニアリングは、ミニ/マイクロLEDディスプレイの製造分野で、戦略的パートナーシップを締結した。製造工程で必要となる検査や転写、実装および、データ解析といった技術を組み合わせ、ディスプレイメーカーに提供していく。横浜国大ら、新たな半導体チップ集積技術を開発
横浜国立大学は、新たな半導体チップ集積技術を、ディスコおよび、東レエンジニアリングと共同で開発したと発表した。開発した仮接合技術を300mmウエハー上で検証し、加工時間や材料損失が削減できることを実証した。25年のファウンドリー業界は20%成長 TSMCの最先端ノードは90%稼働
市場調査会社のCounterpoint Researchによると、2025年の半導体ファウンドリー業界の成長率は20%に達する見込みだという。主にTSMCや、AIの波に乗った小規模なライバル企業がけん引役だ。次世代AIチップレットで重要度が高まるインターコネクト技術
電力効率やコストが懸念されるAIデータセンターでは、チップレット集積の適用が現実的だとされる。チップレット集積技術の進化の鍵を握るのが、インターコネクト技術だ。「チップレット熱」は続く 標準化に向けた取り組みも活発化
注目度がますます高まるチップレット集積技術。同分野では2025年初頭からニュースが相次いでいる。1月下旬に発表された、チップレット関連の主なニュースを簡単に紹介しよう。