「AIの進化」に追い付けない半導体開発 解決の道筋は：「最初に規模を拡張」に潜むわな（2/3 ページ）

2026年1月に欧州で開催された「HiPEAC 2026」カンファレンスでは、AIの進化と半導体の進化に大きなギャップが生まれつつあることに対する懸念が示された。カンファレンスではこうしたギャップを解消するソリューションの他、熟練エンジニア不足にAIで対応する方法についても議論が行われた。

[Pablo Valerio，EE Times]

熟練エンジニア不足にAIで対応する

Teresa Cervero氏 出所：BSC

　UIUCが高性能ソリューションに取り組んでいる一方で、欧州の研究者たちは、もう1つの別の課題である「熟練ハードウェアエンジニアの不足」に、AIを使って対応しているところだ。バルセロナスーパーコンピューティングセンター（BSC：Barcelona Supercomputing Center）の主席リサーチエンジニアであるTeresa Cervero氏は「現代のチップ設計が複雑なために、学生やスタートアップ、小規模企業にとっての参入障壁がとてつもなく高くなっている」と強調した。

　Cervero氏は、カンファレンスで行われた米国EE Timesのインタビューで「欧州では、専門的なスキルを持つ人材が多くはないため、その問題を改善する必要がある。われわれは、エンジニアたちが低レベルの詳細に入り込むことを恐れなくても済むよう、参入障壁を下げたいと考えている」と述べる。

　BSCの研究者たちは、オープンソースのRISC-Vプロセッサ向けの設計プロセスにLLMを追加しているという。大手技術メーカーの閉じられた「ブラックボックス」モデルではなく、容易にアクセス可能なオープンソースのツールを使用するのだ。Cervero氏は、LLMが、RTLコードや、意図した通りにチップを確実に機能させるためのSystemVerilogチェックなどを生成することにより、どのようにサポートしているのかを説明した。

RTL生成用のフレームワークLLM［クリックで拡大］ 出所：BSC

　しかし同氏は、完全な自動化については期待を抑え、慎重な姿勢を見せた。「エンジニアリングワークを置き換えるのではなく、ただ追加のツールを得るということだ。ただ単に『このプロンプトで、私のためにチップ全体を設計してほしい』と言うことはできない。自分でそれを導く必要がある。チップの中に入れれば完成するが、修正はできないのだ」と述べる。