パッケージ基板の配線微細化と歩留まりを両立させる新製法：インクジェットでSAPのトレードオフを解消

エレファンテックは、半導体パッケージ基板の新製法「デュアルシードセミアディティブプロセス（DS-SAP）」を開発した。現在主流の製法であるセミアディティブプロセス（SAP）を、同社が得意とするインクジェット技術を用いて改良し、配線微細化に貢献するものだ。

[浅井涼，EE Times Japan]

　エレファンテックは2026年6月18日、半導体パッケージ基板の新製法「デュアルシードセミアディティブプロセス（DS-SAP）」を開発したと発表した。現在主流の製法であるセミアディティブプロセス（SAP）を、同社が得意とするインクジェット技術を用いて改良し、配線微細化に貢献するものだ。

SAPの課題は歩留まりと微細化のトレードオフ

　AI技術の進展で半導体にさらなる性能向上が求められる中、パッケージング技術への期待が高まっている。中でも半導体パッケージ基板は重要な要素の1つだ。xPUの計算能力拡大に伴って、より微細かつ高密度な配線形成が必要とされている。

　現在、半導体パッケージ基板のビルドアップ層製造で主流なのはSAPだ。SAPでは絶縁基材の積層／穴あけ後、無電解銅めっきなどでCuシード形成を行い、パターンめっきした後、最後にシード層を除去することでパターニングを行う。このとき、表面とビア内の両方に同時にシードを形成する必要があり、シードを薄くしようとするとビア奥のシード形成が不十分になってしまうことから、シード層には一定の厚みが必要だ。一方で、シード層が厚ければ厚いほど、シード層除去工程で副作用として配線パターンも大きく削れてしまうため、微細化は難しくなる。このように、SAPには歩留まり向上と微細化のトレードオフが存在していた。

インクジェット技術でシード形成をコントロール

　今回エレファンテックが発表したDS-SAPは、SAPを改良し配線のさらなる微細化を可能にするものだ。

　DS-SAPでは、表面シード形成とビア内シード形成を分けて行うことで、SAPのトレードオフを解消する。まず表面に無電解銅めっきや物理気相成長（PVD）などで可能な限り薄膜のシード形成を行う。この時点ではビア内のシード形成は不十分だが、別途ビア内にCuナノ粒子インクを塗布することで、十分なシード形成を行う。

SAPとDS-SAPの違い［クリックで拡大］ 出所：エレファンテック

　DS-SAPの適用によって、配線の微細化に加え、高アスペクトビアの実用化による配線密度向上、ファンアウト効率の上昇による層数削減も期待できる。

DS-SAP適用によるめっき形成の改善例［クリックで拡大］ 出所：エレファンテック

　金属インクジェット印刷技術を強みとするエレファンテックは、ビア内に均一な膜を形成できるCuナノ粒子インク技術と、狙ったところにだけインクを塗布できるインクジェット技術の開発によってDS-SAPを実現した。

　同社は現在、DS-SAPについて、複数のAI半導体メーカーや半導体パッケージ基板メーカーと検証を進めている。