スマートフォン「iPhone」歴代モデルの要素技術（前編）：福田昭のデバイス通信（527） 2026年度版実装技術ロードマップ（10）（1/2 ページ）

「2026年度版　実装技術ロードマップ」の概要を紹介するシリーズ。今回から「2.2.2　モバイルデバイス、メタバース」を取り上げる。「iPhone」が搭載してきたアプリケーションプロセッサの概略が紹介されている。

[福田昭，EE Times Japan]

「2.2.2.1　モバイルデバイス」の概要（前半部）を説明

　電子情報技術産業協会（JEITA）が2026年6月に発行した「2026年度版　実装技術ロードマップ」の概要をご報告するシリーズの第10回である。報告のベースは、2026年6月9日に開催された完成報告会（注：報告会の撮影および録音は禁止）の講演スライドとロードマップ本体だ。ロードマップの策定を担当したJEITA Jisso技術ロードマップ専門委員会（JJTRC：Japan Jisso Technology Roadmap Council）のご協力を得て講演スライドの一部を掲載している。この場を借りて同委員会の皆さまに深く感謝したい。

「2026年度版　実装技術ロードマップ」の目次。同ロードマップ（PDF版）の購入サイトから抜粋したもの。［クリックで拡大］

　シリーズの第4回では、「第2章　注目される市場と電子機器群」の第2章第2節「2.2　情報通信」の概要説明を始めた。「2.2　情報通信」は、「2.2.1　コンピューティングの分類および動向」と「2.2.2　モバイルデバイス、メタバース」に大別される。前回で「2.2.1　コンピューティングの分類および動向」の概要説明を完了した。今回から、「2.2.2　モバイルデバイス、メタバース」の概要を述べていく。

「第2章第2節（2.2）　情報通信」の構成［クリックで拡大］ 出所：「2026年度版　実装技術ロードマップ」（PDF版）

　「2.2.2　モバイルデバイス、メタバース」は、「2.2.2.1　モバイルデバイス」と「2.2.2.2　メタバースデバイス」「2.2.2.3　5Gミリ波、6G実装動向」で構成される。最初の項目「2.2.2.1　モバイルデバイス」は「（1）スマーフォン iPhoneのAシリーズチップ動向」「（2）スマーフォン iPhoneのカメラモジュール動向」「（3）スマーフォン iPhoneのチップ部品実装技術」「（4）スマーフォン iPhoneの放熱技術」の4つに分かれる。

「2.2.2.1　モバイルデバイス」の構成［クリックで拡大］ 出所：「2026年度版　実装技術ロードマップ」（PDF版）

2017年から2025年までのiPhoneが搭載してきたアプリケーションプロセッサ

　「（1）スマーフォン iPhoneのAシリーズチップ動向」では、2017年から2025年までの歴代「iPhone」が搭載してきたアプリケーションプロセッサ（A-CPU）の概略をまとめた。ロードマップ本体では1枚の表組となっているものの、完成報告会の講演スライドでは縦横比の都合から上下2枚に分割している。一覧するにはやや不便だが、ご了承されたい。

　アプリケーションプロセッサ（A-CPU）の設計ルールは2017年モデル（iPhoneX／8）の10nm（CPU名は「A11 Bionic」）から、2023年モデル（iPhone15Pro／15Pro Max）の3nm（同「A17 Pro」）まで縮小した。以降は2025年モデルのCPU（「A19 Pro」）まで3代連続で3nmプロセスが使われている。なお「CPU」と表記しているが、実際にはCPUコアとGPUコア、NPUコアをモノリシック集積した大規模SoC（System on a Chip）である。

　A-CPUのシリコンダイ面積は2017年〜2025年で、最小88mm²（2020年の「A14 Bionic」）と最大113mm²（2022年の「A16 Bionic」）の間で大小に変化した。2025年モデルの「A19 Pro」は98.68mm²となっている。

　最大動作周波数はモデルチェンジごとにわずかずつ、上昇してきた。2017年の「A11 Bionic」が2.39GHzだったのに対し、2025年の「A19 Pro」は4.38GHzに達している。

　ここからはパッケージ技術を概説しよう。2017年から2025年まで、パッケージには一貫して「InFO PoP（Integrated Fan-Out Package on Package）」技術が採用されてきた（参考記事：「モバイル端末向けパッケージング技術「FOWLP」（後編））。アプリケーションプロセッサ（A-CPU）をInFO技術によって封止し、その上にLPDDR系のDRAMのパッケージを搭載するパッケージ技術である。

　上記のことから、全体としては異種マルチコア集積の大規模プロセッサ（SoC）の上に主記憶（DRAMパッケージ）を載せた、薄型小型モジュールであることが分かる。

　パッケージの寸法は縦15mm〜17mm×横13mm前後×高さ0.8mm〜0.9mmである。世代が変わっても、おおよそ同じ寸法を維持してきた。パッケージ裏面にはボール（球）状の電極が連なっている。電極数は1200個〜1700個と幅広い。

　主記憶であるDRAMの記憶容量は2017年モデル（「A11 Bionic」）の3GB（24Gbit、LPDDR4）から、2018年モデル（「A12 Bionic」）で4GBのLPDDR4X、2020年モデル（「A14 Bionic」）で6GBのLPDDR4X、2023年モデル（「A17 Pro」）で8GBのLPDDR5と拡大してきた。2025年モデル（「A19 Pro」）では12GBのLPDDR5Xとさらに拡大が進んだ。

歴代「iPhone」が搭載してきたアプリケーションプロセッサ（A-CPU）の変遷（その1）。項目は上から西暦年（Year）とモデル名、CPU名、設計ルール、シリコンダイ面積、ダイ写真、プロセッサコア数、最大動作周波数、パッケージ技術（Package type）まで。パッケージ裏面写真以降の項目は（その2）に続く［クリックで拡大］ 出所：JEITA Jisso技術ロードマップ専門委員会

歴代「iPhone」が搭載してきたアプリケーションプロセッサ（A-CPU）の変遷（その2）。項目はパッケージ裏面写真（Package picture (back side)）、パッケージ寸法、パッケージの電極数と電極ピッチ、パッケージ裏面のチップ部品（受動部品）数、パッケージ上面に搭載したDRAMの記憶容量と種類［クリックで拡大］ 出所：JEITA Jisso技術ロードマップ専門委員会