ARMから見た7nm CMOS時代のCPU設計（11）〜回路の遅延時間を変動させるさまざまな要因：福田昭のデバイス通信（22）（2/2 ページ）

今回は、回路の遅延時間を左右する要因について紹介する。例えば、コンタクト抵抗、しきい電圧、電源電圧、温度などがある。しきい電圧と温度、電源電圧と温度が遅延時間に与える影響はかなり複雑だが、その対処法として、DVFS（Dynamic Voltage and Frequency Scaling）技術が挙げられる。

[福田昭，EE Times Japan]

電源電圧と動作周波数を動的にスケーリング

　複雑化するPVTコーナーに対処しつつ、処理性能と消費電力の要求仕様を満足する有力な技術が、DVFS（Dynamic Voltage and Frequency Scaling）である。負荷や温度などの変動に応じて電源電圧と動作周波数を動的に制御する技術だ。

　電源電圧を制御する最も単純な手法は、電源をオン・オフすることである。LSIを数多くのブロックに分割し、ブロックごとに電源をオン・オフする。このブロックを「電源ドメイン」と呼ぶ。もう少しきめ細かな制御になると、電源ドメインの電源電圧を動的に3通り（標準値、10％増の値、10％減の値）に変化させる。この3種類に加え、処理能力を一時的に高めるオーバードライブ電圧（さらに高い電源電圧）と、状態を維持するだけのリテンション電圧（さらに低い電源電圧）をオプションとして用意することもある。

電源ドメインとDVFS（Dynamic Voltage and Frequency Scaling）。左はパワーゲートによる電源制御のブロック図。右はDVFSの例。10nm世代の回路で電源電圧と動作周波数、消費電力の関係を示している（クリックで拡大） 出典：ARM

（次回に続く）