回路技術の注目論文〜プロセッサ、メモリ、バイオの最新チップ：VLSIシンポジウム 2015 プレビュー（4）（1/3 ページ）

今回紹介するのは、高性能プロセッサ、16nm FinFETを適用した連想メモリ、1600万画素の3次元積層CMOSイメージセンサーなどである。プロセッサでは、クロック分配技術や、Intelの「Broadwell」に関する論文について説明があった。

[福田昭，EE Times Japan]

ロジック、メモリ、アナログの注目論文を紹介

　前回は2015年4月20日に開催された報道機関向け説明会から、回路技術の研究成果が披露される「Symposium on VLSI Circuits」（VLSI Circuitsシンポジウム）の概要を説明した。今回は、同シンポジウム委員会が選んだ注目論文をご紹介する。プログラム委員長を務める本村真人（もとむら・まさと）氏（北海道大学）が11件の注目論文とその要点を説明した。

　紹介されたのは、高性能プロセッサ、高性能メモリ、バイオメディカルおよびセンサー、3次元積層型イメージセンサー、高速・高周波通信チップ、高性能アナログデジタル変換器（A-D変換器）の研究開発成果である。

VLSI Circuitsシンポジウムの委員会が選んだ注目論文。VLSI Circuitsシンポジウム委員会の資料を基に筆者が作成（クリックで拡大）

モバイル向け最新プロセッサ「Broadwell」の概要

　始めに本村氏は、高性能プロセッサ技術に関する2件の論文を説明した。1件は、IBMが開発した最新メインフレーム「z13」向けマイクロプロセッサのクロック分配技術に関する論文である。「z13」向けマイクロプロセッサのクロック周波数は4.5GHz〜5.5GHzときわめて高く、クロック分配回路による消費電力が無視できない水準に大きくなる。IBMはパルスモード回路と高周波共振現象の利用によってクロックの消費電力を半分以下に削減した。

最新メインフレーム「z13」向けマイクロプロセッサのクロック分配技術（クリックで拡大） 出典：VLSI Circuitsシンポジウム委員会

　もう1件は、Intelが開発した最新のマイクロプロセッサ「Broadwell」に関する講演である。モバイル向けにエネルギー効率を最適化した。第2世代のオンチップ電圧レギュレータ回路によって第1世代に比べて動作時消費電力と待機時消費電力を35％削減するとともに、3次元インダクタ素子を採用することでパッケージの厚みを30％減らした。全体では22nm技術のプロセッサに比べてグラフィックス性能を60％高めるとともに、消費電力を2.5分の1に下げている。

最新のモバイル向けマイクロプロセッサ「Broadwell」（クリックで拡大） 出典：VLSI Circuitsシンポジウム委員会