ARMから見た7nm CMOS時代のCPU設計（16）〜次世代メモリへの期待：福田昭のデバイス通信（27）（2/2 ページ）

今回はSRAMの消費電力に視点を移す。CPUの電源電圧の低下に伴うSRAMビット不良や、待機時と動作時で大きく異なるSRAMの消費電力に焦点を当て、なぜ、次世代の不揮発性メモリ「スーパーメモリ」に期待がかかっているのかを説明しよう。

[福田昭，EE Times Japan]

フラッシュメモリは低電力モバイルCPUに向かない

　SRAMの待機時消費電力を低減する最も単純な方法は、電源電圧をオフにすることだ。もちろん、電源電圧をオフにする直前に、データを不揮発性メモリにコピーしておく必要がある。するといっそのこと、不揮発性メモリをキャッシュにしたくなる。

　しかし不揮発性メモリの代表であるフラッシュメモリは、モバイルCPUのオンチップメモリには適していない。その大きな理由は、書き込みエネルギーが大きいことと、CMOSロジックとプロセスの互換性がないことである。フラッシュメモリはまた、書き換え回数に制限がある。このことは、応用範囲を限定する。

　フラッシュメモリの書き込みエネルギーはロジックに比べると膨大で、1ビットのデータを書き込むためには100ピコジュール前後を必要とする。ところがCMOSロジックは、1万ゲートの消費エネルギーですら1サイクル当たりで5ピコジュール程度にすぎない。フラッシュメモリ1ビットの約20分の1以下である。

フラッシュメモリの課題と解決策。出典：ARM

待たれる「スーパーメモリ」の登場

　そこで期待がかかるのが、新しいタイプの不揮発性メモリである。この「スーパーメモリ（次世代不揮発性メモリ）」は、粗く言えばDRAMとNANDフラッシュメモリの「いいとこ取り」だ。メモリセル面積はDRAMなみに小さく、スケーリングが可能で、書き込み速度と読み出し速度はDRAMよりも高速で、ロジックとプロセスの互換性があり、電源をオフにしてもデータが残り、書き換え回数は無制限に近いことが望ましい。

　このような「スーパーメモリ」が近い将来に実現するかどうかは分からないものの、候補は存在する。磁気メモリ（MRAM）技術や抵抗変化メモリ（RRAM）技術などである。これらのメモリ技術の進展に期待したい。

代表的なメモリ技術の仕様と「スーパーメモリ」（右端）に期待する仕様（クリックで拡大） 出典：ARM

（次回に続く）