0.03μm2のSRAMから最先端のIII-V族FinFETまで：「VLSI技術シンポジウム 2016」プレビュー（5/5 ページ）

米国ハワイで2016年6月13〜16日に開催される「VLSI Symposia on VLSI Technology and Circuits（以下、VLSIシンポジウム）」は、最先端の半導体デバイス／回路技術が一堂に会する国際会議だ。VLSIシンポジウムを実行するVLSIシンポジウム委員会は4月20日、都内で記者説明会を開催し、同イベントの概要と注目論文を紹介した。

[村尾麻悠子，EE Times Japan]

3D集積化技術

　フランスCEA LetiとSTMicroelectronicsは、300mmウエハー上で、CMOSにCMOSを積層する3次元（3D）LSIを発表する。上層のCMOSデバイスは、下層のCMOSデバイスの特性に影響を与えないよう、650℃以下の低温プロセスで作成されている。NMOS上にPMOSを積層したインバーターおよび、PMOS上にNMOSを積層したインバーターの動作を実証したとする。さらに、28nmのタングステン配線を下地に設け、その上に上層CMOSデバイスを作成したとしても、ボンディングなどで欠陥は生じず、汚染もほぼないことを確認したという。

300mmウエハー上で、CMOSにCMOSを積層する3次元（3D）LSI（クリックで拡大） 出典：VLSIシンポジウム委員会

　米国スタンフォード大学は、抵抗変化型メモリ（RRAM）を積層した3D RRAMを発表する。FinFETの上に4層のハフニウム酸化物を集積している。メモリ特性は4層にわたり均一になっている。スタンフォード大学は、この3次元RRAMを脳型コンピューティングやインメモリ・コンピューティングにも利用できるとしている。3次元に積層することで、2次元に比べて電源電圧を74％低減できるという。

抵抗変化型メモリ（RRAM）を積層した3D RRAM