「SEMICON West 2016」、imecが展望する5nm世代の配線技術（前編）：福田昭のデバイス通信（94）（2/2 ページ）

imceによる、5nm世代のロジック配線プロセスを展望した講演を、前後編の2回にわたりお届けする。前半では、配線抵抗（R）、配線容量（C）、RC積という配線のパラメータの特徴を紹介する。さらに、10nm世代、7nm世代、5nm世代と微細化が進むと、配線抵抗（R）、配線容量（C）、RC積がどのように変化していくかを解説する。

[福田昭，EE Times Japan]

微細化によって配線抵抗とRC積が急激に増加

　10nm世代から7nm世代、5nm世代の配線パラメータと、配線による遅延時間を展望すると、厳しい将来が浮かび上がって来る。なお配線ピッチを10nm世代では48nm〜42nm、7nm世代では36nm〜28nm、5nm世代では24nm〜20nmと仮定した。

　まず配線抵抗（R）である。配線長（μm）当たりの抵抗値は配線ピッチの短縮とともに急速に上昇していく。エレクトロマイグレーションの問題が厳しくなる銅（Cu）に換わり、金属配線はコバルト（Co）またはルテニウム（Ru）を主材料とするようになる。

　10nm世代ではμm当たりの抵抗値は100Ω未満でそれほど高くはない。ところが7nm世代では200Ω〜400Ωに上昇する。そして5nm世代では900Ω〜1200Ωという、金属配線なのに抵抗素子のような値にまで、高くなってしまう。

　続いて配線容量（C）である。容量（C）は、配線長（μm）当たりで1.5fF〜2.0fFを維持していくことが求められる。いやむしろ、世代ごとに下げていくことが望ましい（配線抵抗が上昇するので）。すると層間絶縁膜の比誘電率は、2.4が最大水準となり、微細化とともに2.2、さらには2.0へと下げることが求められる。

　そしてRC積（遅延時間）は、微細化とともに抵抗（R）が増大するので、当然ながら伸びていく。10nm世代では、単位面積（平方μm）当たりのRC積（遅延時間）は20fs（フェムト秒）前後と非常に短い。ところが7nm世代では、配線ピッチが狭まるとともに40fsから100fs（0.1ps）と急激に増加していく。5nm世代では、単位面積（平方μm）当たりのRC積は200fsに達する。ただし、層間絶縁膜の比誘電率を2.0に下げることでRC積を140fsにまで下げられる。

10nm世代、7nm世代、5nm世代における配線の抵抗（R）、容量（C）、RC積の推移。imecの講演スライドから（クリックで拡大）

　これらの事実は、従来の配線技術（銅（Cu）の配線材料と比誘電率2.5の層間絶縁材料）では微細化に対応できないことを示している。新しい技術の導入によって配線抵抗（R）と配線容量（C）を最適化しなければならない。

（後編に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧