連載
TSMCの高性能・高密度パッケージング技術「CoWoS」（前編）：福田昭のデバイス通信（106） TSMCが解説する最先端パッケージング技術（5）（2/2 ページ）
今回から前後編に分けて「CoWoS（Chip on Wafer on Substrate）」を解説する。CoWoSの最大の特長はシリコンインターポーザを導入したことだが、では、なぜシリコンインターポーザが優れているのだろうか。シリコンインターポーザに至るまでの課題と併せて説明する。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
TSMCがファウンドリー市場の見通しを下方修正
スマートフォン市場とPC市場の厳しい在庫調整を受け、TSMCが、ファウンドリー市場の成長見通しを下方修正した。
NVIDIAがエネルギー効率の高い相互接続チップを試作
相互接続（インターコネクト）のエネルギー効率を高める技術の1つである「バランス型電荷再利用バス（BCRB：Balanced Charge Recycling Bus）」。今回は、BCRB技術のバスを搭載したテストチップの概要と、実験結果について解説する。
二次元半導体、炭素＋窒素＋ホウ素で作る
電子材料として注目を集めるグラフェン。厚みが原子1つしかないため、微細化に役立つ材料だ。ところが、グラフェンには、半導体にならないという欠点がある。これを改善する研究成果が現れた。炭素と窒素、ホウ素を利用して、規則正しい構造を備えた平面状の半導体を合成できた。グラフェンへのドーピングなどでは得られなかった成果だ。
2.5Dパッケージング技術を適用したFPGA
現在、米国で行われている国際学会「ISSCC 2017」で、Intelが、2.5Dパッケージング技術を使ったFPGAについて論文を発表した。
ARMから見た7nm CMOS時代のCPU設計（5）〜スタンダードセルの「スタンダード」とは何か
「スタンダードセル方式」の「スタンダード」とは、セルの高さと横幅が標準化されていることを指す。今回は、スタンダードセル方式で、高さの異なるセルを特性に応じて使い分ける方法と、同じ高さのセルで電流駆動能力を高める方法を紹介する。
世界半導体装置市場規模、2017年410億ドル超へ
SEMIは2016年7月12日（米国時間）、2016年年央時点の半導体製造装置市場予測を発表した。