連載
大型パネルで大量のパッケージを一括組み立てする「FOPLP」技術：福田昭のデバイス通信（113） TSMCが解説する最先端パッケージング技術（12）（2/2 ページ）
前回説明したウエハーレベルのファンアウトパッケージング技術「FOWLP（Fan Out Wafer Level Packaging）」における一括製造の考え方を、パネル状の基板に適用したのが、パネルレベルのファンアウトパッケージング技術「FOPLP（Fan-Out Panel Level Packaging）」だ。今回は、FOPLPの強みや、どんなパッケージングに適しているかなどを説明する。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
モバイル端末向けパッケージング技術「FOWLP」（前編）
ウエハーレベルのファンアウトパッケージング技術「FOWLP（Fan Out Wafer Level Packaging）」の製造工程は、開発企業によって大きく異なる。そこで、いくつかに大別される製造工程の違いを紹介する。
Western Digital、「iNAND」の車向け展開を加速
Western Digital（ウェスタンデジタル）は、自動車市場に対し、組み込みフラッシュドライブ製品群「iNAND」の展開を加速させる。自動車市場でも低コスト、大容量のメモリへのニーズが広まり、iNANDの特長を生かしニーズの取り込みを図るようだ。
IMECの半導体ロードマップ展望
IMECのプロセス技術関連のベテラン専門家であるAn Steegen氏が、2017年の半導体ロードマップを発表し、半導体プロセスの微細化に対し楽観的な見方を示した。
東京大学、固体中で特定方向への放熱に成功
東京大学生産技術研究所の野村政宏准教授らは、固体中で熱流を一点に集中させる「集熱」に成功した。新たな熱制御方法として期待される。
ムーアの法則は健在！ 10nmに突入したGalaxy搭載プロセッサの変遷
今回はSamsung Electronicsの最新スマートフォン「Galaxy S8＋」に搭載されているプロセッサ「Exynos8895」を中心に、Galaxy Sシリーズ搭載プロセッサの進化の変遷を見ていく。そこには、ムーアの法則の健在ぶりが垣間見えた。
Samsung、2020年に4nmのリスク生産を開始
Samsung Electronicsは、ファウンドリー技術のロードマップを発表した。2020年に4nmプロセスを用いて、同社独自の「MBCFET（Multi Bridge Channel FET）」のリスク生産を開始する予定だという。