EUVと液浸、FinFETとFD-SOI、GFの強みは2点張り:2018年に7nmと12FDX立ち上げへ(3/3 ページ)
2017年5月31日、来日したGLOBALFOUNDRIES(グローバルファウンドリーズ/GF)CMOSプラットフォーム事業部シニアバイスプレジデントのGregg Bartlett氏に7nm FinFET、12nm FD-SOIの開発状況などについてインタビューした。
取りあえずは12FDXまで
EETJ 12FDXの後継FD-SOIプロセスは開発するのか。
Bartlett氏 FD-SOIプロセスは、プロセスの複雑性を排除し費用対効果の高いプロセスという前提がある。すなわち、プレーナー型トランジスタでかつ、クアッドないしトリプルパターニングを避けなければならない。研究の結果、10nmまではプレーナー型トランジスタで行けるものの、トリプルパターニングが必要になる。現状、10nm以降ではFD-SOIの前提が崩れる。
中国に新工場
EETJ 22FDXを生産しているドイツ・ドレスデン工場のFD-SOI生産能力を2020年までに40%増強する他、中国・成都に建設する新工場でもFD-SOIの生産を2019年後半から開始すると発表した。
Bartlett氏 RFデバイスや自動車用デバイスなどで需要が拡大している。今後、IoT市場が立ち上がれば、さらに需要は拡大する見込みだ。そうしたニーズに対応するための増産だ。
EETJ なぜ、中国・成都に新工場を建設するのか。
Bartlett氏 中国は半導体産業を積極的に強化するという政策を打ち出していることが1つの理由。もう1つは、中国で、FDXに対する大きな需要が見込めるからだ。先日、発表した通り、成都には、FDXのデザインセンターも置くことにした。中国地場の半導体メーカー、設計企業をサポートし、FDXのエコシステムを構築し、FDXに対する一層の需要喚起も図る狙いだ。
日本では売り上げ倍増狙う
EETJ CMOS事業における日本市場の位置付けを教えてほしい。
Bartlett氏 われわれにとって重要な市場であることに変わりない。日本には多くのイノベーターがいる。32ビットMCUやカメラ用デバイスの世界的リーダーもいる。もちろん自動車用ASICの需要もあり、IoTの立ち上がりも早いだろう。今後、数年で日本市場での売上高を2倍に引き上げる計画を持ち事業を進めていく。
EETJ 最後に、GLOBALFOUNDRIESの強みを教えてほしい。
Bartlett氏 われわれには、意欲のある出資者がおり、投資する力がある。IBMのマイクロエレクトロニクス部門を買収するなどし、7nmプロセスを開発するほどの技術力を身に付けることもできた。そして、何より、市場の方向性を理解できている点は強みだ。FinFET、FD-SOI、双方のアプローチができていることがその証明の1つ。これからも、市場の方向性を見極め、競合との差異化、ひいては、顧客の差異化戦略に貢献することを目指していく。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
- GFが中国に工場建設、痛手を負うのは?
GLOBALFOUNDRIES(GF)が中国の成都に工場を建設する。巨額の資金を投じて半導体産業の強化を進める中国にとって、これは朗報だろう。では、痛手を被る可能性があるのは誰なのか。 - 7nmプロセス開発、ファウンドリー間の競争激化
2016年12月に米国で開催される、最先端電子デバイスの研究開発に関する国際学会「IEDM 2016」で、TSMCが7nmプロセスに関する発表を行う。7nmプロセスの研究開発では、TSMC、GLOBALFOUNDRIES(GF)、Samsung Electronics(サムスン電子)が火花を散らしている。 - TSMCが7nmなど最新プロセスの開発状況を報告(前編)
TSMCは2017年3月15日(米国時間)にカリフォルニア州で開催したイベント「TSMC Technology Symposium」で、最先端プロセスの開発状況を報告した。その発表からは、FD-SOIプロセスへの対抗心が垣間見えた。 - GLOBALFOUNDRIESと米大学、EUVに5億ドル投入
EUV(極端紫外線)リソグラフィー技術の実用化が加速する可能性がある。GLOBALFOUNDRIESと米国ニューヨーク州立大学が、5億米ドルを投じて新しい研究開発センターを設立し、EUV装置の導入を進めていくという。 - GFの7nm FinFETプロセス、2018年にも製造開始へ
GLOBALFOUNDRIES(GF)が、7nm FinFETプロセスの開発計画を発表した。2018年後半には同プロセスでの製造を開始する予定だという。さらに、同じく2018年には、22nm FD-SOI(完全空乏型シリコン・オン・インシュレーター)プロセスで製造するチップにおいて、ギガビット未満の低容量の混載MRAM(磁気抵抗メモリ)をサポートする予定だ。 - EUVは、微細化の“万能策”ではない
半導体製造プロセスの微細化を進めるには、EUV(極端紫外線)リソグラフィーが鍵になるといわれている。ばく大な資金が、同技術の開発に投入されているが、その進捗は必ずしも期待通り、予定通りではないようだ。