技術講演の最終日午前（その3）、72Gサンプル/秒の8ビット超高速A-D変換回路：福田昭のデバイス通信（134） 2月開催予定のISSCC 2018をプレビュー（10）（2/2 ページ）

「ISSCC 2018」最終日午前の技術講演から、セッション21と22を紹介する。データ転送速度が10Gビット/秒で消費電力が150μWのシリコンフォトニクス送受信回路や、72Gサンプル/秒の8ビットSAR型A-D変換回路などについて、開発成果が披露される。

[福田昭，EE Times Japan]

16ビットで12Gサンプル/秒の高分解能高速D-A変換技術

　セッション22の「GHz級のデータ変換器」では、超高速のアナログデジタル変換（A-D変換）技術とデジタルアナログ変換（D-A変換）技術が披露される。

　スイスのIBM Zurich Research LaboratoryとスイスのETH Zurich（チューリッヒ工科大学）、スイスのEPFL（スイス連邦工科大学ローザンヌ校）の共同研究グループは、サンプリング速度が24Gサンプル/秒〜72Gサンプル/秒と極めて高い8ビットのA-D変換回路を発表する（講演番号22.1）。ナイキスト周波数におけるSNDR（Signal-to-Noise and Distortion Ratio）は30dB。変換方式は時間インタリーブの逐次比較レジスタ（SAR: Successive Approximation Register）型である。階層構造の16並列サンプリングスイッチをインタリーブ動作させる。1個のサンプリングスイッチに4個のサブA-D変換回路を接続した。消費電力は235mW。製造技術は14nmのFinFET CMOSプロセスである。

　ミックスドシグナル半導体大手のBroadcomは、分解能が16ビットと高く、変換速度が6Gサンプル/秒と高速のD-A変換回路を開発した（講演番号22.2）。ナイキストサンプリング方式。キャリブレーションとダイナミックエレメントマッチングによって混変調歪み（IMD: Inter-Moulation Distortion）を−90dBc未満に抑えた（周波数範囲は1.9GHz）。SFDR（Spurious-Free Dynamic Range）は80dBc以上（周波数範囲は900MHz）である。消費電力は350mW。シリコン面積は0.52mm²。製造技術は16nmのCMOSプロセスである。

　University of Southern Californiaは、分解能が16ビットと高く、変換速度が12Gサンプル/秒と高速のD-A変換回路を発表する（講演番号22.3）。オーバーサンプリング（帯域通過デルタシグマ変調）方式。タイミング誤差の修正機能と振幅誤差の修正機能、逆SINCプリディストーションによって3次相互変調（IM3: Inter. Modulation 3）歪みを−85dBc〜−67dBc（ナイキスト周波数までの領域）に抑えるとともに、SFDRを60dBc以上（周波数は4.2GHz）に高めた。製造技術は65nmのCMOSプロセスである。

2月14日（水曜日）午前の注目講演（その6）。セッション22（GHz級のデータ変換器）から（クリックで拡大）

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧