アトミックレイヤーエッチングとドライエッチング技術の未来展望:湯之上隆のナノフォーカス(6) ドライエッチング技術のイノベーション史(6)(5/5 ページ)
ドライエッチング技術のイノベーション史をたどるシリーズの最終回は、アトミックレイヤーエッチング技術に焦点を当てる。さらに、今後の展望についても考察する。
ドライエッチング技術の未来展望
ここまで、ALEの歴史、原理、そして量産適用された具体例を紹介した。本連載の最終章では、ドライエッチング技術の課題を挙げて、その未来を展望する。
1)14Åの微細化が可能か?
TSMCは、既に7nmの量産を開始しており、2019年前半にEUVを使って5nmのリスク生産を開始すると発表している(EE Times Japan 2018年5月10日、『TSMCがロードマップを発表、EUV導入は19年前半』)。
また、TSMCの会長を引退したモリス・チャンは2025年までに、2nm製品を実現したいと述べている(日経新聞2018年6月16日)。
当然、3nm以降の微細化は、EUVとマルチ・パターニングを駆使することになる。もし、2nmの微細加工が実現すれば、それを70%シュリンクした14Åも視野に入ってくるに違いない。
もちろん、単に微細加工ができれば半導体デバイスが動く、というような単純な問題ではない。トランジスタ構造は現在のFinFETから、ゲート・オール・アラウンド(GAA)を経て、ナノワイヤに移行し、多層配線材料もCuからCoへの変更がなされるだろう。つまり、微細加工とともに、デバイス構造、材料、プロセスも、大きく変化させながら、先端デバイスを開発しなければならない。
その際に、先端ロジック半導体のSACにALEを使ったように、通常のドライエッチング技術では困難なプロセスに対して、ALEの適用を試みるケースがもっと増えてくるかもしれない。
2)新メモリの難エッチング材料の課題
第2に、STT-MRAMのような新メモリに使われる難エッチング材料を、どのようにして微細加工するかという問題がある。
筆者が現役のドライエッチング技術者だった1990年代にも、強誘電体メモリFeRAMがブームとなり、このキャパシターの微細加工が実現すれば、DRAMを始めとする全てのメモリを置き換える“ドリームメモリ”になると言われた。ところが、強誘電体キャパシター用電極材料のプラチナ(Pt)の垂直なドライエッチングが難しく、上記は本当に“夢”と化してしまった。
これと同様に、不揮発で高速動作が可能なSTT-MRAMでは、磁性体の垂直加工が可能になれば、SRAMやDRAMを置き換えると考えられている。ところが、MgO、Fe、W、Co、Irなどの積層膜から構成される磁性体膜の垂直加工が10年以上できないでいる。そのため、現在STT-MRAMの試作には、ウエハを傾けて回転し、そこにイオンを衝突させるイオンミリングが使われている。しかし、これでは、とても量産はできないだろう。
例えば、ここで、磁性体膜のような難エッチング材料のドライエッチング技術を開発する場合に、ALEが使えないだろうか? ALEで量産するというのではない。ALEを、難エッチング材料の最適加工条件を探索するツールとして使えないかという提案である。もし、ALEを試してみて何らかのヒントが見つかったら、量産技術の立上を目指せば良いと思うが、いかがであろうか。
さらなるパラダイムシフトが必要な時代に
6回の連載で、ドライエッチング技術のイノベーション史をたどってきた。
3μmまでは、薬液を使うウエットエッチングによってパターンを形成していた。その後、バレル型装置を使ったプラズマエッチングが登場し、危険な薬液を使うことから解放された。さらに、日電バリアンの細川らが発明し、IBMがRIEと名付けた反応性イオンエッチングによって、パターンの異方性加工が可能になった。RIEはチャージング・ダメージの壁に直面したが、日米が総力を挙げてこの課題を解決し、現在は10〜7nmの微細加工が実現している。さらに、原子を一層ずつエッチングするALEが、先端ロジック半導体に量産適用された。
しかし、半導体の未来を展望すると、Å単位の超微細加工が本当に可能か、STT-MRAMの磁性体膜のような難エッチング材料をどのように垂直加工するか、という大きな問題が存在する。
半導体の微細加工技術が、ウエットからドライへ、そしてRIEへと変ぼうしてきたように、さらなるパラダイムシフトが必要な時代が来ているのかもしれない。その扉を開くのは、現役の技術者のあなたではないだろうか。
筆者プロフィール
湯之上隆(ゆのがみ たかし)微細加工研究所 所長
1961年生まれ。静岡県出身。京都大学大学院(原子核工学専攻)を修了後、日立製作所入社。以降16年に渡り、中央研究所、半導体事業部、エルピーダメモリ(出向)、半導体先端テクノロジーズ(出向)にて半導体の微細加工技術開発に従事。2000年に京都大学より工学博士取得。現在、微細加工研究所の所長として、半導体・電機産業関係企業のコンサルタントおよびジャーナリストの仕事に従事。著書に『日本「半導体」敗戦』(光文社)、『「電機・半導体」大崩壊の教訓』(日本文芸社)、『日本型モノづくりの敗北 零戦・半導体・テレビ』(文春新書)。
有門経敏(ありかど つねとし)Tech Trend Analysis代表
1951年生まれ。福岡県出身。大阪大学大学院博士課程(応用化学専攻)を修了後、東芝入社。2001年、半導体先端テクノロジーズ出向を経て、2004年、東京エレクトロン入社。技術マーケテイングと開発企画を担当。現在、Tech Trend Analysisの代表として産業や技術動向の分析を行っている。
【訂正あり】掲載当初、堀池靖浩氏の所属に誤りがあり、訂正しました。(2018年11月18日午後19時15分)
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
- 最先端のドライエッチング技術−マルチ・パターニングとHARC−
今回は、最先端のドライエッチング技術として、マルチ・パターニングとHARC(High Aspect Ratio Contact)について解説する。 - IMECの半導体ロードマップ展望
IMECのプロセス技術関連のベテラン専門家であるAn Steegen氏が、2017年の半導体ロードマップを発表し、半導体プロセスの微細化に対し楽観的な見方を示した。 - ASML、EUVシステムを2019年に30台出荷する見通し
ASMLが2018年7月18日(オランダ時間)に発表したところによると、同社は2018年に20台のEUV(極端紫外線)露光システムを、2019年には少なくとも30台を出荷する予定だという。 - GLOBALFOUNDRIES、7nm開発を無期限停止へ
最先端の半導体プロセス技術をめぐる競争は、今や3社に絞られた。GLOBALFOUNDRIESは、7nm FinFETプロセスの開発を無期限に延期すると発表した。 - EUVプロセス開発、けん引役をTSMCに譲ったIntel
技術開発をリードするごくわずかな半導体メーカーは、2019年にはEUV(極紫外線)リソグラフィによって、半導体のトランジスタ密度がその物理的限界にさらに一歩近づくと断言している。かつて世界最大の半導体メーカーだったIntelは、EUVで先頭に立とうとすることを諦めたようだ。 - Samsung、3nm「GAA FET」の量産を2021年内に開始か
Samsung Electronicsは、米国カリフォルニア州サンタクララで2018年5月22日(現地時間)に開催したファウンドリー技術の年次フォーラムで、FinFETの後継アーキテクチャとされるGAA(Gate All Around)トランジスタを2021年に3nmノードで量産する計画を発表した。