TSMCがEUV適用7nmプロセスを商用化:Samsungは内製向けだったが(2/2 ページ)
世界最大のファウンドリーであるTSMCは2019年10月7日(台湾時間)、「業界で初めてEUV技術を商用化」(同社)し、EUVを採用した7nmプロセス「N7+」を発表した。同社は報道向け発表資料の中で、「当社は現在、複数の顧客企業からのN7+プロセスへの需要に対応すべく、生産能力を迅速に拡大しているところだ」と述べている。
それでもEUVは半導体業界に必要だ
それでもEUVは、7nm以降のプロセスを適用する半導体チップの製造コストを相殺することが可能な、重要なメリットを提供する。
Samsungによると、EUVは、マスクレベルを約20%削減できるため、製造サイクル期間の短縮も実現可能だという。これまでさまざまな工場で、トリプルあるいはクアッドパターニングの193nm液浸リソグラフィが使用されてきたが、半導体メーカーがEUVプロセスのメリットを享受することができれば、これらのパターニング技術は不要になるのではないか。
Samsungのファウンドリー事業担当プリンシパルプロフェッショナルであるYongjoo Jeon氏は、「この強力で堅ろう性を増す技術は、月を追うごとに説得力が高まり、最先端の半導体コミュニティーにとって必要性が高まっている」と述べている。
Samsungは2018年末に、EUVを適用した7nmプロセス「7LPP」を発表したが、Fontanelli氏によると、7LPPは、Samsungのスマートフォン向けアプリケーションプロセッサと、恐らくはQualcomm向けのみに使用されたとみられ、“商用としての量産”はされていない。Samsungは、2020年に6nm EUV、2021年に5nm EUVの量産を目指して開発に取り組んでいるという。
Fontanelli氏は、「ウエハーの生産量は重要な問題だ。Samsungはスマートフォンのアプリケーションプロセッサ向けの内部製品を保証する一方で、Qualcommをはじめとする、最先端技術を扱う外部顧客も抱えている」と述べている。同氏は、「Samsungは、Qualcomm向けのファウンドリービジネスの一部をTSMCに奪われる可能性もある」と付け加えた。
EUVレースにおけるIntelの実力は、まだ未知数
現時点では、生産ロードマップにEUVを採用する計画を立てているのは、TSMCとSamusung、Intelの3社のみである。Fontanelli氏によると、Intelはその中で3位に位置しているという。
Fontanelli氏は、「Intelは、2021年中に7nmプロセスでEUVを導入できるように全力を尽くしているようだ。プロセス要件の違いのため、レイヤー数は5nmのTSMCよりも少なくなる可能性が高く、10層未満になるとみられる」と述べている。
EUVレースにおいてIntelの実力は依然、未知数だ。
米国の市場調査会社であるVLSI ResearchのCEO(最高経営責任者)であるDan Hutcheson氏は、「Intelは、販売戦略として同社が何を開発しているのかを公表する理由がないため、3社の中で謎の存在だ。同社は常に、リソグラフィツールを他社に先駆けて導入し、長年にわたって最も積極的にEUVの研究を進めてきた。ただし、マーケティング戦略的にEUVを誇示する必要性がないため、生産体制が整ったと確信できるまでは公表しないだろう」と述べている。
米国の市場調査会社であるIC Insightsでバイスプレジデントを務めるBrian Matas氏によると、Intelは当初、7nm世代を2017年に導入する予定だったが、14nmと10nmの遅れにより、2021年に計画していた7nm MPU(マイクロプロセッサ)の発売にも遅れが生じたという。Intelの幹部は2019年5月に、同社の7nm技術はTSMCが計画している5nmプロセスの性能に匹敵すると主張している。
EUVが広く採用されるのは数年後になるとみられることから、小規模な半導体メーカーは、当面は旧式のリソグラフィツールを使い続けられることに安堵のため息をついている。
米国の市場調査会社であるThe Linley Groupで主席アナリストを務めるLinley Gwennap氏は、「EUVは最小限の最先端デバイスにのみ必要とされるため、まだまだ液浸リソグラフィを用いたプロセスも“現役”で使われるはずだ」との見解を示した。
【翻訳:田中留美、滝本麻貴、編集:EE Times Japan】
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
- 「当面は微細化を進められる」 TSMCが強調
TSMCは、米国カリフォルニア州サンタクララで2019年4月23日(現地時間)に開催した年次イベント「TSMC 2019 Technology Symposium」において、半導体のさらなる技術進展を実現すべく、同社のロードマップに「N5P」プロセスを追加したことを発表した。 - Intel、EUVの準備は整ったが課題も
IntelのEUV(極端紫外線)プログラムの責任者であるBritt Turkot氏は、「EUVリソグラフィは導入の準備ができており、技術開発に向けた量産体制に入っている」と述べた。しかし、「複雑で高額なシステムを利用して最先端のチップを量産するには、依然としていくつかの課題がある」とも述べている。 - 3nm止まりか1nmか、微細化はレジスト開発が鍵
半導体リソグラフィ技術に関する国際会議「SPIE Advanced Lithography 2019」で行われたパネルセッションの中で、エンジニアたちは、「半導体ロードマップはこの先、10年間延長して1nmプロセスまで実現できる可能性もあれば、新しいレジスト材の不足によって、3nmプロセスで行き詰まる可能性もある」と、希望や不安について語った。 - 半導体製造プロセスは継続的な進化を
EUV(極端紫外線)リソグラフィの開発プロセスは、長期にわたって難しい道のりを進んできた。EUV開発については、EUVの新しいパターニング性能を採用するかしないかによって、半導体チップ製造プロセスが将来的にどのような技術になるのかを、一歩引いた所から検討する必要があるのではないだろうか。 - パナと日本IBMが半導体製造装置分野で協業
パナソニックと日本IBMが、半導体製造装置分野で協業する。パナソニックが製造、販売するプラズマダイサーなどの半導体後工程製造装置の価値を高めるソフトウェアなどをパナソニックと日本IBMで共同開発し、パナソニックが製造装置ともに提供する。 - 半導体業界のトレンドは「3次元化」が明確に VLSI 2019
2019年のVLSIシンポジウム(以下、VLSI)が6月9〜14日に、京都のリーガロイヤルホテルで開催された。今後の半導体業界の進む方向性を伺える内容が多かったのでレポートする。