小型・薄型・低コストのパッケージを実現する組み立て技術：福田昭のデバイス通信（216） 2019年度版実装技術ロードマップ（27）（2/2 ページ）

今回から、パッケージの組み立てプロセスの技術動向を紹介する。まずは、QFN、BGA、WL-CSP、FO-WLPの組み立て工程を取り上げる。

[福田昭，EE Times Japan]

QFN、BGA、WL-CSP、FO-WLPの組み立て工程

　QFNの組み立てフロー（組み立て工程）は以下のように進む。回路を作り込んで検査を完了したウエハー（完成ウエハー）の裏面をまず研削する（裏面研削）。次にダイヤモンドブレードによって完成ウエハーを個別のダイ（チップ）に切り分ける（個片化）。それからダイの裏面をリードフレームに接着する（ダイボンディング）。続いてパッケージの電極とダイの電極を金属ワイヤ（Auワイヤなど）によって結線する（ワイヤボンディング）。それから全体を樹脂で封止する（樹脂封止）。1枚のリードフレームは数十個のチップを搭載するので、樹脂封止も数十個のチップを一括して実施する。最後に樹脂封止したパッケージを1個ずつ切り分け（個片化）、テスト工程に回す。

　FBGA／BGAの組み立てフローは以下のようになる。完成ウエハーを裏面研削して個片化するまではQFNと同じである。次にパッケージ基板（多層樹脂基板）にダイの裏面を接着する。続いてダイの電極とパッケージ基板の電極を金属ワイヤによって結線する。1枚のパッケージ基板には数十個〜数百個のダイが載っている。この全体を樹脂で封止する。次にパッケージ基板の裏面（底面）に、はんだボールを搭載する。それから個別のパッケージに切り分け、検査工程に回す。

　WL-CSPとFO-WLPの組み立てフローは以下のように進む。WL-CSPは完成ウエハーのままでパッケージを作製する。FO-WLPは完成ウエハーを個片化し、ダミーウエハーにダイを再配置してからパッケージを作製する。以下の工程は、両者でほぼ同じである。まずウエハーに下地絶縁膜と銅の再配線層を形成する。続いて封止絶縁膜と電極を作る。次に、はんだボールを搭載する。それから個別のパッケージに切り分ける。

　FO-WLPの組み立てには、詳細の異なる複数の技術が存在する。次回は組み立てフローの異なる、いくつかのFO-WLP組み立て技術を説明する予定だ。

代表的な半導体パッケージの組み立てフロー。左から、QFN、FBGA／BGA、WL-CSP、FO-WLPの組み立て工程。出典：JEITA（クリックで拡大）

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧