1nmが見えてきたスケーリング 「VLSI 2020」リポート：湯之上隆のナノフォーカス（27）（7/7 ページ）

初のオンライン開催となった「VLSIシンポジウム 2020」から、スケーリング、EUV、3D ICの3つについて最新動向を紹介する。

[湯之上隆（微細加工研究所），EE Times Japan]

VLSIシンポジウム2020の総括

　VLSIシンポジウム史上、初めてバーチャルで開催された今年は、259件の発表スライドが配布され、情報の洪水に溺れてしまった。とても1人でカバーできる分量ではない。そのため、スケーリング、EUV、3D ICの三つに対象を絞って、オンデマンドの発表を視聴し、本稿でその概要を紹介した。

　総括すると、2〜1nmまでスケーリングは続きそうである。来年あたりは、サブnmの発表があるかもしれない。2〜1nmのトランジスタの形成には、System Technology Co-Optimization（STCO）の思想が必要になってきている。要するに、ロジック半導体だけを設計すればいい時代は過ぎ去り、所望のシステムからブレイクダウンしてロジック半導体を設計しなければならないようになったわけだ。

　また、5nm以降には、EUV露光装置が必要不可欠になっており、その性能も向上してきている。TSMCやSamsungが中心となって、EUVの普及が進むだろう。

　さらに、スケーリングとともに、3次元にチップを積層する3D ICの技術が飛躍的に進化を遂げている。3D ICの技術により、コストダウンはもちろんのこと、ロジック半導体の動作速度の向上や消費電力の削減など、パフォーマンスも大幅に向上している。

　半導体の進化は、まだまだ続く。来年のVLSIシンポジウム2021は、京都で開催されることになる。まずは、新型コロナウイルスの脅威が去って、リアルな学会の開催が可能になっていることを願う。希望を言わせて頂ければ、リアルとバーチャルを併用して頂ければと思う（ただし、100通を超えるメールの送付はお控えいただきたいと思います）。

⇒（次回に続く）

⇒「湯之上隆のナノフォーカス」連載バックナンバー一覧

筆者プロフィール

湯之上隆（ゆのがみ たかし）微細加工研究所 所長

1961年生まれ。静岡県出身。京都大学大学院（原子核工学専攻）を修了後、日立製作所入社。以降16年にわたり、中央研究所、半導体事業部、エルピーダメモリ（出向）、半導体先端テクノロジーズ（出向）にて半導体の微細加工技術開発に従事。2000年に京都大学より工学博士取得。現在、微細加工研究所の所長として、半導体・電機産業関係企業のコンサルタントおよびジャーナリストの仕事に従事。著書に『日本「半導体」敗戦』（光文社）、『「電機・半導体」大崩壊の教訓』（日本文芸社）、『日本型モノづくりの敗北　零戦・半導体・テレビ』（文春新書）。