省電力の高速CPUにつながる？ 「CasFET」技術：新たなスイッチング手法を適用

米国パデュー大学の研究チームは、より小型で高密度、低電圧、低消費電力の次世代トランジスタにつながる可能性のある技術を発表した。この研究成果によって、より少ない電力でより多くの演算を行う、高速CPUが実現するかもしれない。バデュー大学が「CasFET（Cascade Field-Effect Transistor）」と呼ぶこの技術は、半導体のスケーリングの課題と最先端の半導体設計の製造コストの高騰に対処すると期待されている。

[Cabe Atwell，EE Times]

　米国パデュー大学（Purdue University）の研究チームは、より小型で高密度、低電圧、低消費電力の次世代トランジスタにつながる可能性のある技術を発表した。この研究成果によって、より少ない電力でより多くの演算を行う、高速CPUが実現するかもしれない。バデュー大学が「CasFET（Cascade Field-Effect Transistor）」と呼ぶこの技術は、半導体のスケーリングの課題と最先端の半導体設計の製造コストの高騰に対処すると期待されている。

CasFET（Cascade Field Effect Transistor）は、小型／低消費電力で、オン／オフの切り替えに必要な印加電圧が少ない、より高性能なCPUの設計に役立つ可能性がある［クリックで拡大］ 出所：パデュー大学

　課題の中には、十分に高いオン電流とより低いオフ電流が必要なナノトランジスタの性能要件を満たすことや、オン／オフ切り替え時のわずかな差に対応することなどがある。

　これらは、トランジスタの微細化を遅らせてきた問題の1つで、Intelが最近10nmから7nmプロセスへ移行した際に注目を集めた。

　CasFETは、これらの問題を軽減し、高密度で低消費電力のトランジスタをより簡単に製造できるようにする技術とされている。同技術は、トランジスタの輸送方向に垂直な超格子構造を特徴とし、従来のFETデバイスとは違い、量子カスケードレーザーのように動作する。

　パデュー大学のエンジニアらは、これまでに約150時間を費やしてCasFET技術の進展させるために使用するシミュレーションエンジンの開発に取り組んできた。

　パデュー大学で電気工学およびコンピュータ工学の助教を務めるTillmann Kubis氏は、「大規模なナノテクノロジーと量子輸送のシミュレーションエンジンの開発に取り組んできたわれわれのチームは、大手ハイテク企業から高い支持を得ている」と述べている。

　Kubis氏はさらに、「われわれは日々、トランジスタのあらゆる量子輸送を素粒子分解でモデル化することで、多くのトランジスタ技術と最新課題に触れている」と付け加えた。

パデュー大学で電気工学およびコンピュータ工学の助教を務めるTillmann Kubis氏

　同氏は博士課程の一環として、量子カスケードレーザーのモデリングにも取り組んだという。同氏は、「これらのレーザーは、外部電界によって、輸送特性がコヒーレント／バリスティックからステップワイズ／フォノン誘起トンネリングに切り替わる。われわれは、FETの標準的な電界効果スイッチングにこのスイッチング効果を追加した」と説明している。

　同氏は、「スイッチング効果を追加したことで、最先端のトランジスタよりもゲートに対する感度がはるかに高いナノトランジスタが実現した。これは、GAA（Gate All Around）FETにも当てはまる。これらのトランジスタは全て、単一のスイッチングメカニズムに依存しているのに対し、われわれが開発したトランジスタには2つのスイッチングメカニズムがある」と付け加えた。

　Kubis氏のチームは現在、CasFETデバイスのプロトタイプを設計中だという。同氏は、「この新しいスイッチング手法が効果的に機能すると確信している」と述べている。

【翻訳：滝本麻貴、編集：EE Times Japan】