AMDが開発した第4世代EPYCプロセッサのCXLメモリ拡張：福田昭のデバイス通信（376）（2/2 ページ）

今回は、CXL（Compute Express Link）インタフェースを通じてメモリを拡張する仕組みを説明する。

[福田昭，EE Times Japan]

初のCXL対応システムとなる第4世代EPYCサーバ

　ここで少しだけ、CXL（Compute Express Link）について説明しよう。CXLには主に、2つの役割がある。1つは、GPU（グラフィックスプロセッシングユニット）やFPGA、NIC（ネットワークインタフェースカード）などのアクセラレーターとCPU（マイクロプロセッサ）を高速に接続するインタフェースとしての役割。もう1つは、メモリ領域を拡張するための高速メモリインタフェースとしての役割である。

　CXLは物理層としてPCIe Gen5を採用し、3種類の通信プロトコルを備える。通信プロトコルの組み合わせを変えた、「タイプ1」から「タイプ3」までの3種類のデバイス（CPUからCXLを通じて接続する半導体デバイス）がある。「タイプ1」のデバイスは、CPUのメモリにアクセス可能なアクセラレーター回路で、代表的なデバイスは「スマートNIC」だ。「タイプ2」のデバイスは、CPUのメモリにアクセス可能であり、なおかつ独自のメモリを備えるアクセラレーター回路である。代表的なデバイスはGPUやFPAなどだ。

　そして「タイプ3」のデバイスは、「メモリバッファ」あるいは「メモリエキスパンダ」と呼ばれる、CPUとメモリやストレージなどの拡張記憶あるいは外部記憶をつなぐコントローラー回路である。第4世代EPYCがサポートするのは、このタイプ3だけだ。

第4世代EPYCプロセッサがサポートするCXLの概要。左はCXLと第4世代EPYCがサポートする機能の説明テキスト、右はCXLのタイプ別デバイス［クリックで拡大］ 出所：AMD

第4世代EPYCプロセッサがサポートするCXLの概要（タイプ別デバイス部分の拡大）。第4世代EPYCプロセッサはタイプ3のデバイス（メモリ拡張）だけをサポートする［クリックで拡大］ 出所：AMD

第4世代EPYCプロセッサがサポートするCXLの概要（説明テキスト部分の拡大）［クリックで拡大］ 出所：AMD

　128レーンのPCIe Gen5をベースとする入出力インタフェースの一部をCXLインタフェースとすることで、CXL対応のメモリバッファを介してDDR5タイプはもちろん、DDR4タイプやLPDDR4タイプなどのDRAMにも第4世代EPYCプロセッサがアクセス可能になる。メモリシステムの柔軟性が大幅に高まる。

CXL対応の順番が逆転したAMDサーバとIntelサーバ

　なお、CXL対応メモリのサーバシステムを構築できるプロセッサは、AMDの「EPYC 9004シリーズ」が初めてとみられる。本来であれば最初にCXLをサポートするのはIntelのサーバ用次世代プロセッサ（開発コード名「Sapphire Rapids（サファイアラピッズ）」）のはずだった。当初の予定では2022年前半に製品がリリースされるはずであり、AMDの「EPYC 9004シリーズ」よりも早かった。

　しかし実際には2回にわたって製品発表をIntelは延期した。11月9日にようやく、2023年（来年）1月に製品を正式に発表するとともに、HBM搭載品の製品名が「Xeon MAX」シリーズであることを明らかにした。

⇒（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧