GAA採用で「一番乗り」も、最先端プロセスで苦戦するSamsung：歩留まり向上や顧客獲得が障壁か（2/2 ページ）

2022年に、GAA（Gate-All-Around）トランジスタ構造を適用した3nm世代プロセスでの量産を開始したSamsung Electronics。「業界初」（同社）をうたい、開始した3nm世代だが、難易度が高いGAA／ナノシート技術には、Samsungも苦戦しているようだ。

[Alan Patterson，EE Times]

SRAMのスケーリングの停止

　ベルギーの研究機関imecでCMOS技術部門担当シニアバイスプレジデントを務めるSri Samavedam氏は、「既存の3DアーキテクチャであるFinFETからナノシートへの移行は、一部のCMOSコンポーネントのスケーリングが停止するという“大きな転換期”だといえる」と述べる。

　同氏はEE Timesの取材に応じ、「SRAMは、スケーリングしていない。GAA／ナノシートアーキテクチャでは、SRAMのスケーリングが進まない期間が2〜3ノードの間続くだろう。アナログのようなCMOSコンポーネントのディスアグリゲーション（分離）が進んで行くとみられる。I/Oはスケーリングしない」と述べる。

　Patel氏によると、TSMCとIntelは少しずつ前進し、ナノシートのへの移行に対応することが可能な有利な立ち位置にあるという。同氏は、「SRAMの微細化はもう終わっている。これは重大な事だ。現在もTSMCが、最も密度が高いSRAMを保有している」と述べる。

　さらに同氏は、「最初にナノシートに移行したのはSamsungだが、TSMCは3nm FinFETノードでトップの座を維持できている」と付け加えた。

　Samsungは、ファウンドリー顧客に向けた3nmの製造についてはコメントを避けている。

　Samsungの米国ファウンドリー事業部門の責任者であるMarco Chisari氏は、EE Timesの取材に応じ、「Samsungは、2021年に4nmプロセスでの量産を開始し、現在は第2世代の4nmプロセスが安定した歩留まりで量産適用されている」と述べている。

歩留まりの理由から、最先端を選ばなかったTenstorrent

　Tenstorrentは2023年10月に、4nmノードのチップレット製造でSamsungを選んだことを発表した。

　TenstorrentのCOO（最高執行責任者）であるKeith Witek氏は、EE Timesの取材に対し、「われわれは歩留まりの理由から、最先端のプロセスノードをまた採用したいとは思わない。チップレットにとってコストは重大な問題であるため、チップレットアーキテクチャのメリットを高めたいと考えている。当社にとってのスイートスポットは、Samsungだ。同社の価格は一般的に、TSMCよりも優れている」と述べる。

　Chisari氏は、「Samsungは2024年末までに、米国テキサス州テイラーの同社工場でTenstorrent向けの4nmチップレットを製造する予定だ」と述べている。

　韓国のスタートアップであるRebellionsは、同社初の7nmテストチップの製造でTSMCを採用したが、その後の5nmではSamsungに切り替えたという。

　RebellionsのCTO（最高技術責任者）であるJinwook Oh氏は、EE Timesの取材に応じ、「われわれは当時、特に最先端ノードでSamsungと協業すれば、さまざまなサポートを得ることができるという結論に至った。Samsungは、メーカーのプロジェクトに大きな関心を持っている」と述べている。

　Oh氏は、「Samsungは、自社の製造プロセス技術を推進したいものの、まだ良い顧客を見つけることができていないと考えている。われわれは、当社の5nmチップが非常に優れた性能を確保していることを実証した。Samsungは、当社の製品を紹介することで、韓国以外の国々からもっと多くの顧客を集めたいと考えている。これは、4nmにも言えることだ。それが、Samsungがわれわれに特別な関心を持ってくれている理由ではないだろうか」と述べている。

【翻訳：田中留美、編集：EE Times Japan】