300GHz帯フェーズドアレイ送信機、全CMOSで開発：100Gbps超の送信レートを実証

東京工業大学と日本電信電話（NTT）の研究グループは、300GHz帯フェーズドアレイ送信機について、アンテナや電力増幅器を含め全てCMOS集積回路で実現することに成功した。6G（第6世代移動通信）で期待される100Gビット/秒超の送信レートを実証した。

[馬本隆綱，EE Times Japan]

4系統の送信回路を3.8×2.6mmの1チップに集積

　東京工業大学工学院電気電子系の岡田健一教授らと日本電信電話（NTT）の研究グループは2024年2月、300GHz帯フェーズドアレイ送信機について、アンテナや電力増幅器を含め全てCMOS集積回路で実現することに成功したと発表した。6G（第6世代移動通信）で期待される100Gビット/秒超の送信レートを実証した。

　新たに開発した300GHz帯フェーズドアレイ送信機は、65nmのシリコンCMOSプロセスを用いて設計した。300GHz帯で動作する電力増幅器をCMOSで実現するため、トランジスタの配置を最適化した。この結果、寄生抵抗／容量を低減させることができ、250G〜300GHz帯での利得が従来に比べて大きく向上したという。

　開発したトランジスタを用い増幅器を開発した。この増幅器は237〜267GHzで20dB以上の利得が得られ、飽和出力電力は251GHzで−3.4dBmを達成した。雑音指数を測定したところ、15dBが得られた。送信機ICは、オンチップのアンテナを直接駆動する増幅器が、最終段となる「増幅器ラスト」の構成とした。また、サブハーモニックミキサーや移相器、4逓倍器付きのLO回路の構成を工夫することで、面積を従来の5分の1に小型化。4系統の送信回路を3.8×2.6mmというチップサイズに集積した。

従来のCOMSトランジスタとレイアウト最適化後のトランジスタの利得を比較［クリックで拡大］ 出所：NTT、東京工業大学

　研究グループは、65nmシリコンCMOSプロセスを用いて300GHz帯送信機ICチップを作製した。アンテナ部については、イオンを照射することで基板を高抵抗化し、損失を低減している。プリント基板上に4系統の送信回路を有するCMOS ICチップを4個実装し、16アレイのフェーズドアレイ送信機を作製した。

　この基板を4枚重ねて張り合わせて、16×4の2次元フェーズトアレイ送信機を作製した。ICチップの厚みは50μmとし、基板共振の影響を最小限に抑えた。さらにアンテナ部は、基板表面から0.4mm突き出すように実装。これによって、オンチップアンテナから放射される信号が反射することで生じる影響を抑えた。

作成した300GHz帯送信機ICのチップ写真［クリックで拡大］ 出所：NTT、東京工業大学

フェーズドアレイ送信機の基板構成［クリックで拡大］ 出所：NTT、東京工業大学

フェーズドアレイ送信機の写真（チップ実装部）［クリックで拡大］ 出所：NTT、東京工業大学

　研究グループは、開発した送信機の性能評価を行った。オンチップアンテナを除いた1系統の送信回路について、送信レートを高周波プローブで測定した。これにより、16QAM変調時に108Gビット/秒、32QAM変調時に95Gビット/秒となり、100Gビット/秒を超える送信レートになることを確認した。また、50cmの距離で4系統の送信回路によるアンテナビームパターンは、120°の角度掃引で設計値とほぼ一致するなど、フェーズドアレイ動作が可能であることが分かった。

　なお今回の研究成果は2024年2月18〜22日に米国サンフランシスコで開催中の「ISSCC 2024（国際固体素子回路会議）」で、その詳細を発表する。