銅配線を2nmノード以下に微細化、Appliedが新材料：最大25%の低抵抗化も実現（2/2 ページ）

Applied Materialsが、銅配線の2nmノード以降への微細化と最大25%の低抵抗化を実現する新材料技術を開発した。チップの静電容量を低減し、3D積層ロジック／DRAMチップの高強度化も実現する。

[Majeed Ahmad，EE Times/EDN]

Low-k絶縁材料「Black Diamond」を強化

　こうした課題に対応するため、より微細なノード向けに低抵抗の銅配線を微細化できるような、新しい材料ソリューションが必要となる。Applied Materialsの半導体製品グループのプレジデントを務めるPrabu Raja氏は、「これらのLow-k誘電体材料は、3Dスタッキングを新たな高みに引き上げるために、静電容量を低減し、チップを強化するはずだ。AI時代には、よりエネルギー効率の高いコンピューティングが必要であり、チップの配線とスタッキングは性能と消費電力にとって非常に重要だ」と述べている。

　Applied MaterialsのLow-k絶縁材料「Black Diamond」は数十年の実績がある。誘電率定数（k値）が低く、電荷の蓄積を抑えるよう加工されたこの薄膜材料で銅線を覆うことで、電力消費の増大と電気信号間の干渉を抑えることが可能となる。同社が今回発表したのは、2nmノード以下の微細化の実現に向けて、最小k値をさらに引き下げたBlack Diamondの強化版だ。

最新のBlack Diamondは3Dロジックやメモリのスタッキングの機械的強度を高めながら、2nmノード以下へのスケーリング実現をサポートする［クリックで拡大］ 出所：Applied Materials

　強化版Black Diamondは、機械的強度も向上している。機械的強度は、半導体メーカーやシステム企業が3Dロジックやメモリのスタッキングを進める上で極めて重要となる。Applied Materialsによると、複数のロジックおよびDRAMメーカーがこの最新のBlack Diamond技術を採用しているという。

6つの異なる技術を1つの高真空システムに統合

　Applied MaterialsはSEMICON West 2024で、6つの異なる技術を1つの高真空システムに統合した「Integrated Materials Solution（IMS）」も発表した。これには、半導体メーカーが銅配線を2nmノード以下に微細化できるようにする材料の組み合わせも含まれる。

　これは、ルテニウムとコバルトを組み合わせた二元金属（RuCo）を用いたもので、ライナー厚を33％減らし2nmにするとともに、表面特性を改良してボイドフリーの銅リフローを可能にし、電線抵抗を最大25％引き下げてチップのパフォーマンスと消費電力を改善する。

ルテニウムとコバルトを組み合わせた二元金属（RuCo）によってライナー厚を33％減らし2nmにするとともに、電線抵抗を最大25％引き下げる［クリックで拡大］ 出所：Applied Materials

　近年、パターニングの進歩やそれに伴うチップのリソグラフィのスケーリングが話題になっているが、ノードの微細化は、銅配線が物理的なスケーリングの限界に達することにもつながる。ここで概説した材料工学の進歩は、銅配線を2nmノード以下に微細化することで、チップのワット当たりの性能を向上させるように設計されている。

【翻訳：滝本麻貴、編集：EE Times Japan】