STがパネルレベルパッケージの試作ライン新設へ 6000万ドル投じ：フランスで26年Q3に稼働へ

STMicroelectronicsは、フランス・トゥール工場において次世代パネルレベルパッケージング（PLP）技術のパイロットラインを新設する。6000万米ドルを投じる計画で、2026年第3四半期に稼働開始予定だ。

[永山準，EE Times Japan]

　STMicroelectronics（以下、ST）は2025年9月17日（スイス時間）、フランス・トゥール工場において次世代パネルレベルパッケージング（PLP）技術のパイロットラインを新設すると発表した。6000万米ドルを投じる計画で、2026年第3四半期に稼働開始する予定だ。

出所：STMicroelectronicsのLinkedIn投稿から

　PLP技術は個々の円形ウエハーではなく、単一の大型長方形基板パネル上で複数のICをパッケージングする手法だ。これによって同時処理可能なIC数を増やし、コスト削減とスループット向上が実現できる。

　STは、マレーシアで稼働中の第一世代PLPラインおよびグローバルな技術研究開発ネットワークを基盤として、次世代PLP技術の開発を進め、自動車／産業／民生向けなど多様な製品群へのPLP適用を拡大する計画だ。同社の品質／製造／技術担当プレジデントであるFabio Gualandris氏は「トゥール工場におけるPLP技術開発は、この革新的なチップパッケージング／テスト製造技術の進化を目的としている。効率性と柔軟性を高め、RF、アナログ、パワー、MCUを含む幅広いアプリケーションへの展開を実現する」と説明。「製造自動化、プロセスエンジニアリング、データサイエンス／アナリティクス、技術／製品の研究開発の専門家からなる他分野にわたるチームが本プログラムに協力する。これは、スケーラブルで効率的な新たなチップ統合手法であるヘテロジニアス統合に焦点を当てた大規模な戦略的イニシアチブの重要な一部だ」と述べている。

STのPLP-DCI技術

　STのPLP技術は、ダイレクト銅配線（DCI）に焦点を当てている。DCIはチップとパッケージ基板を接続する従来のワイヤを置き換えるもので、導電性に優れた銅を用いてICをパネル基板に電気的に接続するプロセス。信頼性が低い場合のあるはんだバンプを使用する従来手法と比較して優れた性能を実現するという。STは「ワイヤを使用しないこの直接接続技術は、電力損失（抵抗やインダクタンスなど）の低減、放熱性の向上、小型化を実現し、新製品開発を支える。これによって総合的な電力密度が向上する」と説明している。またPLP-DCIは、SiP（System in Package）での複数チップの統合も可能にする。

　STの研究開発チームは技術のプロトタイプ化とスケールアップに取り組み、現在、最先端のPLP-DCIプロセスを実現。700x700mmの大型パネルを使用し、高度に自動化されたラインで1日当たり500万個以上の量産を実現しているという。