1.4nm世代に対応、回路線幅10nmのNIL用テンプレートをDNPが開発：2027年にも量産開始へ

大日本印刷（DNP）は、回路線幅が10nmのナノインプリントリソグラフィ−（NIL）用テンプレートを開発した。NAND型フラッシュメモリに加え、1.4nm世代相当の先端ロジック半導体にも対応できる。2027年にも量産を始める予定だ。

[馬本隆綱，EE Times Japan]

従来のArF液浸やEUV露光に比べ、電力消費量は約10分の1に

　大日本印刷（DNP）は2025年12月、回路線幅が10nmのナノインプリントリソグラフィ−（NIL）用テンプレートを開発したと発表した。NAND型フラッシュメモリに加え、1.4nm世代相当の先端ロジック半導体の製造にも対応できる。2027年にも量産を始める予定だ。

　先端半導体製造プロセスでは微細化が一段と進み、極端紫外線（EUV）露光装置を用いた生産が進んでいる。一方で、導入コストや電力消費の増加が課題となっている。こうした中でDNPは2003年から、回路パターンを刻んだテンプレートを基板に直接圧着して、回路パターンを転写できるNIL用テンプレートを開発し、提供してきた。

　そして今回、回路線幅10nmのNIL用テンプレートの開発に成功した。描画装置で形成したパターンに成膜／エッチングを施し、パターンの密度を2倍にするダブルパターニング（SADP）によって、微細化を図った。

　このテンプレートを活用すれば、EUV露光工程の一部を置き換えられたり、EUV露光装置を導入していない製造ラインで、最先端のロジック半導体デバイスを製造したりすることが可能となる。露光工程において消費電力の削減にもつながる。従来のArF液浸やEUV露光に比べ、電力消費量は約10分の1に抑えられるという。

線幅10nmのライン＆スペース・パターン画像［クリックで拡大］ 出所：DNP