超低電力でAI処理、nvACiM向けメモリ開発 フローディアら:SONOS型フラッシュメモリ採用
フローディアとNEC、九州工業大学は、極めて消費電力が小さいAIハードウェアを実現できる「高精度不揮発性アナログメモリ技術」を共同開発した。ロボットやドローン、自動車などのエッジAI応用機器において、高性能化や省エネ化、小型化が可能となる。
複数ステップに分け目標のパラメーター値に応じた電圧で書き込み
フローディアとNEC、九州工業大学は2026年5月、極めて消費電力が小さいAIハードウェアを実現できる「高精度不揮発性アナログメモリ技術」を共同開発したと発表した。ロボットやドローン、自動車などのエッジAI応用機器において、高性能化や省エネ化、小型化が可能となる。
不揮発性メモリを用いたアナログコンピューティングインメモリ(nvACiM)技術は、複数のメモリ素子に任意のパラメーターをあらかじめ設定しておき、アナログデータを並列に入力して積和演算を行うことで、極めて少ない電力でAI処理を行うことができる。
ところが、これまで検討されてきたnvACiM向けメモリは、メモリ素子間の書き込み速度が大きくばらつき、個々のメモリ素子に設定できるパラメーターのレベル数(ビット精度)も限られていた。その上、設定したパラメーターの値が時間とともに変化するため、演算精度が低下するといった課題があった。
フローディアは今回、nvACiMとしてSONOS構造のフラッシュメモリ技術を用いた。SONOS型フラッシュメモリは、原理的に高い精度でパラメーター値を設定できるという。その上、「メモリ素子間における書き込み速度のばらつきが小さく、パラメーター値のばらつきを抑制しやすい」「蓄積した電子の保持特性が高く、設定したパラメーター値を長時間維持しやすい」といった特長がある。半面、設定できるパラメーター精度は8値(3ビット精度)にとどまっていた。
そこで今回、書き込みを複数ステップに分け、ステップごとにパラメーター値に応じた電圧で書き込みと検証を繰り返し、パラメーターのレベル数を倍々に増やしていく方法を開発した。シミュレーションにより、4〜1024nAの範囲で256レベル(8ビット精度)のパラメーター電流が設定できることを確認した。
さらに、電荷蓄積部を形成する工程において、特殊な熱処理を追加することでバンド構造を工夫した。この結果、書き込み電圧の上昇を抑えながら、電子の漏えいを抑制することに成功した。また、パラメーター書き分け処理中に、浅いトラップに蓄積した電子を除去する技術を導入することで、パラメーターの長時間保存を可能にした。
研究グループは、開発した技術を用いてnvACiMテストチップを試作し、その効果を検証した。実験では2〜64nA間に2nA刻みで32値(5ビット精度)のパラメーターを設定。各パラメーター値の標準偏差は目標に対し0.78%となった。これらは、従来の浮遊ゲート型フラッシュメモリの値を上回るもので、消費電力を抑えながら高精度な積和演算が可能なことを証明した。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
「フラッシュメモリで」AI演算 消費電力はGPU比で1000分の1に
フローディア(Floadia)が、SONOS構造のフラッシュメモリを用いて超低消費電力で推論を行うCiM(Computing in Memory)技術を開発中だ。GPUに比べ1000分の1ほどの消費電力で積和演算を実行できるという。2025年春ごろには試作チップができ上がる。
地政学が変えるメモリ調達戦略 「安く買う」だけでは危険
米中対立や輸出規制の強化によって、DRAMやNANDフラッシュメモリの調達を巡る前提が変わり始めている。HBMなど先端メモリは政策や地域の影響を強く受けるようになり、成熟メモリにも供給継続リスクが広がっている。サプライチェーンの地域化が進む中、機器メーカーには「最安調達」ではなく、継続供給やコンプライアンスを重視した戦略が求められている。
DRAM不足で変わるAIシステム設計 エッジAIや特化型モデルに追い風
DRAMの価格が急騰し供給不足が問題となる中、AIシステム設計にも変化が表れている。大規模なAIモデルが無制限に使用されるのではなく、小規模な特化型モデルがより多く用いられるようになってきている。
「世界初」成果で1000層超3Dフラッシュに道筋、キオクシアとSandisk
キオクシアとSandiskが、ウエハー間Cu直接接合によるマルチ積層セルアレイCMOS(MSA-CBA)構造で、「世界初」(両社)のクアッドレベルセル(QLC)動作の実証に成功した。両社はこの成果を1000層以上の超高密度3Dフラッシュメモリ実現に向けた重要な技術的マイルストーンと位置付ける。
SAIMEMORYの垂直ビルド構造メモリ開発がNEDO採択
SAIMEMORYは、同社の次世代メモリ技術「ZAM(Z-Angle Memory)」開発プロジェクトが新エネルギー・産業技術総合開発機構(NEDO)の「高メモリ密度・広帯域・低消費電力な革新的メモリの製造技術開発」に採択されたと発表した。また富士通、日本政策投資銀行、理研、ソフトバンクを引受先としてシリーズAラウンドの資金調達を実施したことも発表した。
反強磁性体で大きなTMR効果 超高速MRAM実現の可能性
東京大学とJSR、東京都立大学、東北大学の研究グループは2026年4月、ノンコリニア反強磁性体を用いた磁気トンネル接合(MTJ)を設計し、大きなトンネル磁気抵抗(TMR)効果が現れることを理論的に予測した。

