ムーア氏も予見していたチップレット集積 AI時代に重要性増す：SEMISOL 2026 基調講演（2/2 ページ）

横浜国立大学 教授の井上史大氏は、2026年6月に開催された「SEMISOL 2026」の基調講演で、AI時代における後工程技術の重要性が高まっていると強調した。ゴードン・ムーア氏も約60年前に、チップを分割して接続する考え方のコスト優位性を示唆していたという。

[村尾麻悠子，EE Times Japan]

チップレット集積は「そう簡単ではない」

　一方で、チップレット集積はそう簡単ではないと井上氏は続ける。チップレット集積は、過去20年ほどかけて半導体業界で主流になっていった水平分業型に“逆行”する技術だからだ。

　異なるメーカーで製造した半導体を1パッケージに統合するには、メーカー間での強固な連携が大前提となる。テストも難しい。「他社から調達したチップをテストするのは、非常にセンシティブ」（井上氏）だからだ。昨今の地政学リスクを考慮すると、どのメーカーがどこで製造しているチップを購入するかも慎重に考えなくてはいけない。「信頼できるルールや仕組み作り、パートナーシップ締結、エコシステム作りが非常に重要になる」と井上氏は述べる。

パネルサイズは議論のさなか

　なお、インターポーザー用のパネルのサイズについてはさまざまな議論があり、まだ規格は定まっていないという。515×510mmの他、「台湾は310mm角、韓国は320mm角あるいは300mm角をかなり推している。600mm角まで大型化するのはもう少し先になりそうだが、丸いウエハーではなく四角のパネル上にインターポーザーを作っていくというのは確実なトレンドになっている」と井上氏は述べる。

2025年12月に開催された「SEMICON Japan 2025」では、Rapidusが600mm角のインターポーザーパネルを披露した（EE Times JapanがSEMICON Japan 2025で撮影）［クリックで拡大］

フィジカルAIは日本企業にもチャンス

　井上氏は最後に、フィジカルAIについても言及した。同氏は、まだメーカーの寡占化が起こっていないフィジカルAI／エッジAIは、日本の勝ち筋であると述べる。その勝ち筋を確実なものとし、フィジカルAIで日本の存在感を復活させるためにはオープンイノベーションが鍵になるとした。

　例えば横浜国立大学は、2023年4月に3次元（3D）集積技術に関するコンソーシアム「3Dヘテロ集積アライアンス（3D Heterogeneous Device Integration Alliance：3DHIアライアンス）」を構築している。3DHIは、3Dヘテロ集積化デバイスに関する国内外の動向について紹介する活動を行っている他、将来的には、3DHIアライアンスをベースにした海外研究機関へのアプローチ、国プロ（国家プロジェクト／国の研究開発プロジェクト）提案などを行うことを目指す。

　井上氏は「AI時代の勝者は、『最も優れたチップ』ではなく『最も優れたエコシステム』を作る企業である」と述べて、講演を締めくくった。