プラズマ処理なしで300mmウエハーを直接接合、横浜国立大ら:3D半導体接合の工程を簡素化
横浜国立大学とKOKUSAI ELECTRICの研究グループは、原子層堆積法(ALD)で形成した酸化アルミニウム(Al2O3)薄膜に、直接接合を可能にする「自己活性化」特性があることを発見した。従来のようにプラズマ処理や化学機械研磨(CMP)を事前に行わなくて済むことから、3次元半導体を実現するためのウエハー接合が簡素化できる。
自己活性化材料である「酸化アルミニウム」の接合メカニズムを解明
横浜国立大学とKOKUSAI ELECTRICの研究グループは2026年9月、原子層堆積法(ALD)で形成した酸化アルミニウム(Al2O3)薄膜に、直接接合を可能にする「自己活性化」特性があることを発見したと発表した。従来のようにプラズマ処理や化学機械研磨(CMP)を事前に行わなくて済むことから、3次元(3D)半導体を実現するためのウエハー接合が簡素化できる。
異なる機能を持つ複数の半導体チップやウエハーを垂直方向に積層し、短い配線で接続する3次元集積技術は、半導体デバイスの高性能化と低電力化を実現するために欠かせなくなってきた。ところが、酸化膜同士を実用的なレベルの強度で接合するため、これまでは接合直前にプラズマを照射し、表面を活性化する工程が必要であった。この工程では素子にダメージを与える可能性もあり課題となっていた。
研究グループは今回、直径300mmのシリコンウエハー上に厚さ約5nmのALD-Al2O3薄膜を形成し、プラズマ処理を行わずに接合した。この結果、接合界面全体にわたってボイドのない接合が形成された。300℃での熱処理後には、ウエハーの研削やCMPなどの後工程に適用できるだけの十分な接合強度が得られることを確認した。また、適切な成膜後熱処理や酸化シリコン層の挿入によって界面の水分を制御すれば、接合強度を一層高められることも分かった。
さらに、和周波発生分光法(SFG)など複数の方法を組み合わせて、表面および接合界面を解析した。この結果からAl2O3表面には水素結合した水酸基(OH)のネットワークが形成され、室温での初期接着を可能にしていることが分かった。
しかも、接着後に行った熱処理で水酸基の脱水縮合反応に加え、低温で形成された非晶質AlOx構造が、より安定なAl-O結合ネットワークに再配列する。これが、強固な接合の形成に寄与していることを明らかにした。成膜から接合までの待機時間を延ばしても、ALD-Al2O3の接合性能は、最低でも2カ月間は一定に保たれることを確認した。
ALD-Al2O3自己活性化接合のウエハースケール品質と加工耐性。左から「プラズマレスで進展するボンドウェーブ」「ボイドフリー接合」「原子レベルで一体化した界面」「10μmまでの薄化に耐える高強度・高均一接合」[クリックで拡大] 出所:横浜国立大学
今回の研究成果は、横浜国立大学総合学術高等研究院の井上史大教授、Anton Myalitsin IMS客員助教、同大学大学院理工学府博士後期課程の北川颯人氏、博士前期課程の山本泰輔氏らと、KOKUSAI ELECTRICの李仁佑氏、町田俊太郎氏、湯浅和宏氏らによるものだ。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
ムーア氏も予見していたチップレット集積 AI時代に重要性増す
横浜国立大学 教授の井上史大氏は、2026年6月に開催された「SEMISOL 2026」の基調講演で、AI時代における後工程技術の重要性が高まっていると強調した。ゴードン・ムーア氏も約60年前に、チップを分割して接続する考え方のコスト優位性を示唆していたという。
次世代半導体配線構造の寿命ばらつきを解明、LSTC
技術研究組合 最先端半導体技術センター(LSTC)は、1nm世代以降のロジック半導体で採用が期待されるルテニウム/エアギャップ(Ru/AG)配線構造において、製造ばらつきが絶縁寿命に影響することを解明した。
「Rapidusの隣」に光電融合パッケージ開発拠点、28年度の完成目指す
技術研究組合 最先端半導体技術センター(LSTC)は2026年4月、新エネルギー・産業技術総合開発機構(NEDO)の採択事業である「光電融合を加速する半導体パッケージング技術開発と先端後工程拠点形成」について詳細を説明した。
KOKUSAI ELECTRIC、米国デモセンター新設へ
KOKUSAI ELECTRICは、米国オレゴン州に「米国デモセンター」を新設する。米国半導体デバイスメーカー向けの「デモ評価機能」および「サポート体制」を強化するのが狙い。2026年9月からの稼働を予定している。
塗って乾かすだけ、異種材料を強固に接合する新技術
物質・材料研究機構(NIMS)は、溶液を塗って乾かすだけで異なる材料を強固に接合できる技術を開発した。接着しにくい素材同士であっても、7MPa超という強度で接合できることを確認した。
ICと受動部品を集約できる3次元実装技術、面積80%削減
日清紡マイクロデバイスは、シリコン基板の両面に回路を形成し、ICと受動部品を集積できる3次元実装技術「シリコンマザーボード(Si-MB)」を確立した。この技術を用いて試作した回路ブロックは、ディスクリートで構成した場合に比べ、実装面積を約80%削減できたという。

