SanDiskが語る、ストレージ・クラス・メモリの概要：福田昭のストレージ通信（44） 抵抗変化メモリの開発動向（3）（2/2 ページ）

ストレージ・クラス・メモリ（SCM）は、次世代の半導体メモリに最も期待されている用途である。今回は、このSCMの要件について、記憶密度やメモリアクセスの制約条件、メモリセルの面積の観点から紹介する。

[福田昭，EE Times Japan]

ランダム・アクセスが必須とは限らない

　メモリアクセスの制約条件についてもふれておかなければならない。NANDフラッシュメモリは、ランダムなアクセスが可能なメモリ（RAM）ではない。書き換えのアドレスアクセスに制約があり、なおかつ、書き換えは消去（イレーズ）と書き込み（ライト）の2段階の動作を必要とする。消去はブロック単位（数メガバイト単位）、書き込みはページ単位（数十Kバイト単位）である。

　これに対してDRAMは読み出し、書き換えともにランダムなアクセスが可能なメモリである。SCMは、当然ながら、ランダムなアクセスが可能なメモリであることが望ましい。ただし、コストを大幅に下げるためにアクセスに制約が加わったとしても、許容される可能性はある。

メモリ技術と、メモリアクセス（クリックで拡大）出典：SanDisk

メモリセルアレイの積層構造でコストを下げる

　メモリセルのアーキテクチャとセル面積の関係にも留意すべきだろう。よく知られているように、DRAMのメモリセルは1個のメモリセル選択用トランジスタ（MOSFET）と1個の記憶素子（キャパシター）で構成される。NANDフラッシュメモリのメモリセルは、1個の記憶用MOSトランジスタが隣接する記憶用MOSトランジスタとソースおよびドレインを共有する。

　設計ルール（フィーチャーサイズ）をFとすると、メモリセルの大きさは、N（数値）×（Fの2乗）で表記することが多い。F²に換算するのは微細加工寸法の影響を避けるためである。

　DRAMのメモリセルは、6F²〜8F²の大きさがある。一方でNANDフラッシュメモリのメモリセルはかなり小さく、4F²〜5F²にとどまる。この数値はプレーナ技術の場合で、3D NAND技術を採用したNANDフラッシュでは、ずっと小さくなる。

　SCMに望まれるのは、メモリセルの大きさを6F²よりも小さくすることだ。これは実際にはかなり難しく、メモリセルアレイを積層した2層以上の立体構造が必要となる可能性が高い。

メモリセル技術とメモリセルの大きさ。グラフ中の「F」は設計ルール（フィーチャーサイズ）のこと（クリックで拡大）出典：SanDisk

（次回に続く）

⇒「福田昭のストレージ通信」連載バックナンバー一覧