ムーアの法則の“新たな意味”とは：3DやInFOで微細化を補う（2/2 ページ）

台湾半導体産業協会の専門家は、今後ムーアの法則は、「半導体の集積率の向上」というよりも、より実質的な意味を持つようになると指摘する。3次元構造やTSMCの「InFO」のようなパッケージング技術によって性能の向上を図っていくというものである。

[Alan Patterson，EE Times]

「シリコン4.0」を開くInFO技術

　またLu氏は、「現在の半導体業界は、垂直トランジスタに移行しつつある“シリコン2.0”時代にある。今後は、ますます多くの半導体メーカーが3次元構造を採用する“シリコン3.0”時代へと突入していくだろう」と述べている。

　Lu氏は論文の中で、“シリコン4.0”以降の半導体業界についての見解を示している。同氏は、「シリコン4.0に前進することで、AR（拡張現実）やVR（仮想現実）、AI（人工知能）など数多くの新たなアプリケーションが実現できる」と述べている。「次の変換点となるのは、ヘテロジニアスインテグレーション（異種統合）だ。具体的には、TSMCが開発したパッケージング技術である『InFO（Integrated Fan Out）』のような技術を使ったシリコンとノンシリコン材料が、シリコン4.0への扉を開く」と同氏は言う。

　InFOは、半導体のエッジ部分にボンディングパッドを配置するパッケージング技術だ。同技術によって配線基板が不要になり、パッケージを20％薄くし、処理速度を20％、熱性能を10％改善することができるという。

TSMCの「InFO」パッケージング技術 出典：TSMC

　Infineon Technologies（インフィニオン・テクノロジーズ）は2008年に、低コスト化とパッケージの低背化を図るために「eWLB（embedded Wafer-Level Ball grid array）」として同技術を開発した。だが、TSMCがInFOを実用化するまでは、歩留まりの問題がこの新たな技術の導入を妨げていた。

　Lu氏は、「InFO技術は、シリコン4.0の幕開けとなるだろう」と述べる。同氏は、「もう1つの革新技術は、『TIV（Through-InFO-Via）』だ。TIVは、ダイを外部に接続するための柱のようなものだ。InFOとTIVによって、シリコンの外側から水平／垂直の両方向の接続が可能になる。これがヘテロジニアスインテグレーション技術を持続する鍵となる。以前はInFO技術がなかったため、TIVを有効に活用できなかった」と続けた。

　「InFO技術によって、半導体をレンズやセンサー、アクチュエーターなどの部品と直接接続できるようになる。これらの部品はシステムに搭載されているが、まだ十分に小型化されていない」とLu氏は指摘する。「これが、InFO技術を活用したシリコンとノンシリコンのヘテロジニアスインテグレーションだ。現在、これらの部品は全て、PCB（プリント基板）に集積されていて消費電力が大きい。光学素子の消費電力と比べると5桁も違う」と述べている。

　Lu氏は、「シリコン4.0に向けて、ファウンドリーや半導体設計企業、システムハウスが協力することで新たな可能性が生まれる」と予想している。同氏は、「半導体は3000億米ドルの産業だ。だが、家電産業は1兆6000億米ドル規模の市場を形成している」と指摘する。

　Lu氏は、「システムメーカーは、小型で低消費電力のデバイスを開発するために、ヘテロジニアスインテグレーションが必要になる」と述べている。

　同氏は、「ムーアの法則が物理的に収束を迎えるまでに、あと2世代ある。そのため、3次元ゲートや3D NANDフラッシュ、InFOなどは問題なく導入されるだろう。トランジスタは5nmまで微細化され、それは実質的には1nmプロセスを適用した時の性能と同等レベルになるだろう」と予想している。

【翻訳：滝本麻貴、田中留美、編集：EE Times Japan】