バンプレスTSV配線、熱抵抗は従来の3分の1：3〜4倍のDRAM積層を可能に（2/2 ページ）

東京工業大学は、バンプレスTSV配線技術を用いると、3次元積層デバイスの熱抵抗を従来のバンプ接合構造に比べて3分の1にできることを明らかにした。メモリチップに適用すると、より多くのチップを積層することが可能となり、大容量化を加速する。

[馬本隆綱，EE Times Japan]

垂直接合部の熱抵抗は150分の1に

　次に、マイクロバンプタイプとバンプレスタイプのFEMモデルを用いて、等価熱伝導率を求めた。この結果、バンプレスタイプにおける垂直接合部の熱抵抗は、マイクロバンプタイプに比べて、同じ占有率であれば150分の1に小さくなると推定した。

左がマイクロバンプタイプ、右がバンプレスタイプのFEMモデル 出典：東京工業大学

垂直接合部の熱抵抗と占有面積依存性を示したグラフ 出典：東京工業大学

　これらの解析結果から、バンプレスのTSV密度を全体の1％程度まで減らしても、熱抵抗を改善できることが分かった。また、各要素の熱抵抗から、全体の熱抵抗を算出した。従来のマイクロバンプタイプだと1.54Kcm²/Wに達した熱抵抗が、バンプレスタイプでは0.46Kcm²/Wに低減できることが分かった。さらに、それぞれの温度上昇分を推定したところ、マイクロバンプタイプでは温度が約20℃も上昇した。バンプレスタイプでは約4℃の上昇のとどまることが分かったという。

マイクロバンプタイプとバンプレスタイプの温度上昇を比較したグラフ 出典：東京工業大学

　開発したバンプレスTSV配線技術を3次元DRAMに適用した場合、現行の温度上昇分を許容すると、現在より3〜4倍のDRAMチップを積層することが可能になるという。研究グループは今後、極めて薄いウエハーを積層し高密度TSV配線を行ったチップで実証実験を行い、携帯端末やサーバ向け大容量メモリ技術として実用化を急ぐ。