誘電体の比誘電率(k)は、一定とは限らない:福田昭のストレージ通信(61) 強誘電体メモリの再発見(5)(2/2 ページ)
外部電界の強さと分極の大きさの関係は、強誘電体を含めた誘電体全体ではどうなっているのだろうか。「ヒステリシス・ループ」を使って解説していこう。
独特のヒステリシス・カーブを描く反強誘電体
強誘電体となる材料は、組成や温度などの違いによっては「反強誘電性(antiferroelectricity)」と呼ぶ独特の性質を備える材料「反強誘電体(antiferroelectric materials)」になることがある。強誘電体のメモリ応用を考えるときには、この反強誘電性も重要である。
反強誘電体では、隣接する電気双極子(プラスとマイナスの電荷対)が互いに反対方向を向いている。全体としては電荷が中和されるので、外部電界がないときには分極は生じていない。
反強誘電体にプラス方向の外部電界(E)をゼロから徐々に加えていくと、始めは普通の誘電体と同様に分極が生じる。比誘電率(k)は一定である。ところが電界の強さが一定値に達すると、突然、分極(P)が急増する。比誘電率(k)が急激に増加するとも言える。
さらに外部電界(E)を強めると分極の急上昇は停止し、外部電界(E)がゼロ付近のときと同様に、分極の上昇はわずかなものになる。
ここから、外部電界(E)を減らしていく。すると先ほど、分極(P)が急上昇した電界値まで下がっても、分極の急低下は起きない。外部電界(E)をさらに減らすと、突然、分極(P)が急減する。外部電界(E)をさらに減らしてゼロにすると、分極(P)もゼロになる。つまり、「ヒステリシス(履歴効果)」を有している。
反強誘電体のヒステリシスは、マイナス方向の外部電界を加えたときも、プラス方向と同様に現われる。そこで反強誘電体の分極(P)-外部電界(E)曲線を、「ダブルヒステリシス・カーブ」と呼ぶことがある。
(次回に続く)
⇒「福田昭のストレージ通信」連載バックナンバー一覧
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
DDR4とHBMの長所と短所
今回は、HBM(High Bandwidth Memory)とDDR4 DRAMを、データ転送速度やパッケージングなどの点から比較してみる。後半は、埋め込みDRAM(eDRAM)の説明に入る。ARM ReserchのRob Aitken氏は、eDRAMが「ニッチな市場にとどまる」と予想しているが、それはなぜだろうか。SanDiskが語る、半導体不揮発性メモリの開発史
今回からは、国際学会で語られたSanDiskの抵抗変化メモリ(ReRAM)の研究開発動向について紹介していく。まずは、約60年に及ぶ「不揮発性メモリの歴史」を振り返る。メモリ・アーキテクチャの基礎
今回は、NANDフラッシュメモリ登場後のメモリ・アーキテクチャを見ていきながら、「CPUのメモリに対する要求」を考えていく。SSDのリモートDMAを実現する「NVMe Over Fabrics」
今回は、リモートアクセスが可能なネットワークを経由してNVMeのホスト/デバイスを接続するための規格「NVMe Over Fabrics」を解説したい。システム設計者を悩ませる制約条件
システム設計において、CPUコアはもはやそれほど重要ではない。大切なのは、メモリ、相互接続(配線)、消費電力、ソフトウェアである。ディスプレイを例に挙げ、最適なシステム・アーキテクチャの構築について説明しよう。「SEMICON West 2016」、imecが展望する5nm世代の配線技術(前編)
imceによる、5nm世代のロジック配線プロセスを展望した講演を、前後編の2回にわたりお届けする。前半では、配線抵抗(R)、配線容量(C)、RC積という配線のパラメータの特徴を紹介する。さらに、10nm世代、7nm世代、5nm世代と微細化が進むと、配線抵抗(R)、配線容量(C)、RC積がどのように変化していくかを解説する。