PCIeの進化が支える次世代インターコネクト技術：CXL対CCIXという競争の構図も（2/2 ページ）

高速バスインタフェース「PCI Express 4.0（PCIe Gen4）」がまさに今、プロセッサ市場に登場しようとしている。しかし、多くの企業は既に、「PCIe 5.0（PCIe Gen5）」が数年以内に登場すると見込んでいるようだ。さらに、「PCIe Gen6」の開発も同時に進められているという。

[Kevin Krewell（Principal Analyst,Tirias Research），EE Times]

CCIX、CXLという2大勢力

　新しい世代のPCIeが発表されるタイミングは、特に「Cache Coherent Interface for Accelerators（CCIX）」と「Compute Express Link（CXL）」という2つの競合するアクセラレーター接続規格に対して、直接的な影響を及ぼすことになる。このCCIXとCXLは、CPUとアクセラレータでメモリを共有することができる。

「CXL」のロゴ

　PCIe 4.0の拡張版であるCCIXは、Xilinxが支持している他、現在は多くのベンダーもCCIXグループに加わっている。Intelは2019年初め、CCIXに競合する仕様として、PCIe 5.0の物理／電気インタフェースを使用するCXLを発表した。

「CCIX」のロゴ

　CCIXは既にXilinxとHuaweiの製品に実装されており、CCIX Consortiumには50社以上のメンバーがいることから、初めにリードを奪ったのはCCIXだと言える。一方でIntelは、多数のシステム関連企業（その多くはIntelの顧客）をCXLに参画させている。CXLを採用した製品の出荷は2021年以降になるとみられているが、CXLは、CCIXにとって侮れない存在だ。多くの点でCXLはCCIXの“サブセット”であるが、Intelの存在は大きいだろう。

　CCIXは、プロセッサ／アクセラレーターに向けてキャッシュコヒーレントなインターコネクトを実現することを目標としている。CCIXのもう一つの主な利点として、同仕様が既存のPCIeインフラを活用していることがある。

　一方、CXLには今後、PCIeデータリンク層（DLL）を動的にバイパスする機能が必要になるだろう。そうした変更には、重要なコンプライアンステストが新たに必要となる。現時点では、PCIeコントローラー向けのIP（Intellectual Property）を提供している企業は、CXLをサポートするために必要な変更を検証することしかできない。

　Intelは、CPU中心のCXLを推し進めているが、同規格は完全にIntelの内部で開発されたものだ。Intelとそのパートナーが注目している重要な特長として、低いメモリレイテンシがある。

　CXLは、CPU側のPCIe DLLを置き換え、PCIeドライバーをバイパスすることで、低いメモリレイテンシを実現している。PCIeロジックは、PCIe DLLとCXL制御ロジックを交換できるようにしなくてはならない。このアプローチだと数ナノ秒短縮できるが、柔軟性が犠牲になってしまう。

　Arm、Huawei、Mellanoxなど、CCIXとCXLの両方に参画しているチップメーカーやシステムサプライヤーもある。AMD、Ampere、Marvell Technology Groupなどは、まだどちらにするか方向性を決めていないようだ。

　いずれにしても、CCIXやCXLを含めたインターコネクトは、PCIe技術の進化に大きく依存しているのは間違いない。少なくとも今後数年間は、PCIeの進化が停滞することはなさそうだ。

【翻訳：青山麻由子、田中留美、編集：EE Times Japan】