半導体製造プロセスは継続的な進化を:実用化されたEUV(2/2 ページ)
EUV(極端紫外線)リソグラフィの開発プロセスは、長期にわたって難しい道のりを進んできた。EUV開発については、EUVの新しいパターニング性能を採用するかしないかによって、半導体チップ製造プロセスが将来的にどのような技術になるのかを、一歩引いた所から検討する必要があるのではないだろうか。
5nmへの移行
この他の比較点としては、7nmから5nmへの移行が挙げられる。近年では、実質的に新しいプロセス技術が進展するたびに、193nm液浸ツールよりもはるかに大きな利用価値を実現すべく、さらに複雑化した新しいリソグラフィ戦略が求められてきた。それを成し遂げた優秀な研究者やエンジニアたちは、大きな称賛に値する。そのアイデアや創造力により、193nmは予想を超える長期間にわたり使われ続けている。しかし、こうした進化を、許容範囲内のスケジュールで維持していくことは極めて難しい。
一方、EUVの採用により、新しい世代のプロセス技術をそれぞれ再設計する必要がなくなるため、7nm/5nmプロセス(およびその後継技術)で設計ルールを共有できるようになる。このような手法により、新構造への移行期間を大幅に短縮し、新たな選択肢や機会を市場に迅速に提供できるようになる。
つまり、半導体メーカーにとって、EUVを採用せずに前進していくことは理論的には可能だが、このような強力かつ堅牢な技術は、月を追うごとに説得力を増し、最先端の半導体コミュニティーにとって不可欠なものとなっている。
半導体業界は現在、かつてないほどの規模に拡大し、重要性も高まっているが、ここで、EUV移行の基本的な原動力は、慣れ親しんだものであるということを忘れてはならない。半導体製造の歴史は、AlやCu、HKMG(high-k/メタルゲート)などさまざまな材料からの絶え間ない技術移行だったと言える。先人たちは、このような難しい課題を克服し、リスクとメリットのバランスをうまく取ってきた。そしてわれわれは、今後何年もの間、このような移行が続いていくことを期待している。
【翻訳:田中留美、編集:EE Times Japan】
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
- 半導体業界のトレンドは「3次元化」が明確に VLSI 2019
2019年のVLSIシンポジウム(以下、VLSI)が6月9〜14日に、京都のリーガロイヤルホテルで開催された。今後の半導体業界の進む方向性を伺える内容が多かったのでレポートする。 - 次世代メモリの本格量産を可能にする新PVD装置
アプライド マテリアルズ ジャパンは、東京都内で記者説明会を行い、MRAM(磁気抵抗メモリ)やReRAM(抵抗変化型メモリ)など新型メモリの量産を可能にするPVD(物理蒸着)装置について、その特長などを紹介した。 - MIT、カーボンナノチューブでRISC-Vプロセッサを開発
米Massachusetts Institute of Technology(MIT)の研究グループが、カーボンナノチューブ(CNT)トランジスタを使った16ビットのRISC-Vマイクロプロセッサの開発に成功したと発表した。業界標準の設計フローとプロセスを適用し、シリコンプロセッサと比べて10倍以上高いエネルギー効率を実現するという。 - EVG、新しいマスクレス露光技術を開発
EV Group(EVG)は、新たなマスクレス露光(MLE)技術を発表した。先端パッケージやMEMS、高密度プリント配線板などバックエンドリソグラフィ用途に向ける。 - Intelが3つの次世代パッケージング技術を明らかに
Intelは、米国カリフォルニア州サンフランシスコで2019年7月9〜11日の日程で開催されている「SEMICON West 2019」に合わせて行われたイベントにおいて、3種類のパッケージング技術に関する同社のロードマップを初めて明らかにした。 - Samsung、3nm GAAのリスク生産を2020年にも開始か
Samsung Electronicsのファウンドリー部門は、2019年5月14日(米国時間)に米国で開催した「Samsung Foundry Forum 2019 USA」において、次世代の3nm GAA(Gate-All-Around)技術に向けた最初のプロセスデザインキットを含め、プロセス技術のロードマップをアップデートした。