微細配線が可能なFO-WLPの組み立て技術：福田昭のデバイス通信（218） 2019年度版実装技術ロードマップ（29）（2/2 ページ）

前回に続き、FO-WLP（Fan Out-Wafer Level Package）の組み立て工程を解説する。今回は、微細配線を形成可能なFO-WLPを取り上げる。

[福田昭，EE Times Japan]

支持ウエハーで平坦度を維持して微細な再配線層を形成可能に

　以下に10μm未満の微細配線が可能なFO-WLPの組み立て工程を示そう。大別すると2種類の構造（工程）がある。1つはシリコンダイを始めに搭載する「チップファースト（Chip First）」、もう1つは再配線層を始めに形成する「RDLファースト（RDL First）」である。

　最初は「チップファースト（Chip First）」タイプの組み立てフローを説明しよう。まずガラスウエハー（支持ウエハー）に導電性シートを貼り、続いて銅（Cu）箔を貼る。銅箔をベースに、パッケージオンパッケージ（PoP：Package on Package）用のCuピラーを形成しておく。なおPoPではない場合は、Cu箔を貼る工程とCuピラーを形成する工程を省く。

微細配線FO-WLP（チップファーストタイプ）の組み立てフロー。出典：JEITA（クリックで拡大）

　シリコンダイは、完成ウエハーにCuバンプを搭載して裏面を研削し、各ダイに分割した状態にある。このダイをフェースアップ（回路面を上にした状態）で支持ウエハーに搭載する。それから全体をモールド樹脂で封止する。

　その後モールド樹脂の表面（回路面）を研削してCuバンプとCuピラーを露出させる。それから再配線層（RDL）を形成する。このとき支持ウエハーによって表面の平坦度が維持されているので、再配線層の線幅／間隔を微細にできる。線幅／間隔は内層で2μm／2μmと極めて狭い。外層でも5μm／5μmと微細である。

　次にはんだボールとチップキャパシター（チップコンデンサー）を表面に搭載する。続いて支持ウエハーを剥離し、裏面を研削してCuピラーを露出させる。それからCu配線を形成する。このCu配線はPoP用である。最後にパッケージを個別に分離する。

　なおこの構造では、支持ウエハーのガラス材料の熱膨張係数を調整して反りを低減している。またRDLのシリコンダイ側の誘電体層にポリイミドとポリベンゾオキサゾールの2層構造を採用してシリコンダイ端部の応力を緩和し、温度サイクルによるクラックの発生を防いでいる。

シリコンダイを一括リフローで再配線層と接続

　ここからは「RDLファースト（RDL First）」タイプの組み立てフローを説明しよう。シリコンあるいはガラスの平坦なウエハー（支持ウエハー）にまず、再配線層とCuピラー（PoPの場合）を形成する。再配線層の線幅／間隔は2μm／2μm〜10μm／10μmである。

微細配線FO-WLP（RDLファーストタイプ）の組み立てフロー。出典：JEITA（クリックで拡大）

　シリコンダイは完成ウエハーにはんだバンプを搭載し、各ダイに分割した状態にある。裏面研削はしていない。このダイをフェースダウン（回路面を下にした状態）で支持ウエハーに搭載する。続いて一括リフローによってシリコンダイと再配線層を接続する。シリコンダイは裏面研削していないので厚みがあり、一括リフローでも反らない。

　それからシリコンダイと再配線層の間に樹脂を注入して硬化させる（アンダーフィル）。そして全体をモールド樹脂で封止する。モールド樹脂の表面（シリコンダイの裏面側）を研削してCuピラーを露出させる。次に支持ウエハーを剥離し、はんだボールを裏面（底面）に搭載する。最後にパッケージを個別に分離する。

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧