半導体パッケージ基板の技術ロードマップ：福田昭のデバイス通信（263） 2019年度版実装技術ロードマップ（71）（2/2 ページ）

今回から、第3節「プリント配線板技術ロードマップ」の概要をお届けする。まずは「半導体パッケージ基板（サブストレート）」のロードマップを紹介する。

[福田昭，EE Times Japan]

ビルドアップ構造の量産基板は配線幅／間隔で10μm／10μmがほぼ限界

　半導体パッケージ基板は、プリント配線板の微細化をけん引してきた。しかしここに来て微細化の壁に突き当たりつつある。微細化をけん引していたのは過去にはリジッド配線板プロセスとセラミック基板プロセスだった。最近はビルドアップ配線板が微細化を主導してきた。

　経済性を考慮すると、配線幅（導体幅）／間隔で10μm／10μmが現在のところ、ほぼ量産の限界だとされる。さらなる微細化をけん引するのは従来のプリント配線板製造技術ではなく、半導体製造技術だと考えられる。

半導体パッケージ基板（サブストレート）の微細化ロードマップ。出典：JEITAおよびJPCA（クリックで拡大）

　ただし、ある程度のコスト増を許容すると、ビルドアップ構造を含めたプリント配線板技術でもいくらかの微細化と高密度化が見込める。例えばフリップチップのバンプピッチでは130nmピッチが量産中であり、次の70nmピッチが従来技術の改良による目標となる。配線幅（導体幅）／間隔では10μm／10μmが量産中であり、次の目標は5μm／5μmである。ビア径は60μmが量産中であり、35μmが次の目標だ。

プリント配線板製造技術が達成可能な寸法の例。出典：JEITAおよびJPCA（クリックで拡大）

次世代の微細配線製造技術で0.5μm／0.5μmを目指す

　さらに微細化と高密度化を進めるには、次世代の微細配線板製造技術が必要とされる。その候補を挙げると、「ビルドアップ基板と薄膜インターポーザーの組み合わせ」「ガラス基板（ガラスサブストレート）」「ウエハーレベル基板（シリコン基板）」「緩やかな配線ピッチのシリコンインターポーザー（ラフピッチ・シリコンインターポーザー）」「微細な配線ピッチのシリコンインターポーザー（ファインピッチインターポーザー）」がある。

次世代の微細配線板製造技術の候補。出典：JEITAおよびJPCA（クリックで拡大）

　これらの次世代技術によって配線幅（導体幅）／間隔で2μm／2μm、さらには0.5μm／0.5μmという極めて微細な配線の実現を目指す。

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧