「VLSI Circuitsシンポジウム」の注目論文：VLSIシンポジウム2021（2/2 ページ）

2021年6月13〜19日に開催されるLSI関連の国際学会「VLSIシンポジウム2021」。「VLSI Circuitsシンポジウム」の注目論文を紹介する。これらの注目論文は、VLSIシンポジウム委員会が2021年4月に行った記者会見で紹介したものとなっている。

[村尾麻悠子，EE Times Japan]

アナログとセンサー関連

　Intelは、サーバ向けの高効率GaNパワーモジュールを発表する（同：C3-1）。データセンターでは、高効率で5Vから1Vに降圧するDC-DCコンバーターが求められている。Intelは5Vと低電圧のGaNパワートランジスタを開発。同トランジスタとCMOSドライバーICを、4×4mmのパッケージに集積したDC-DCコンバーターを発表する。スイッチング周波数は3MHz。5V入力／1V出力において、最大94.2％の変換効率を実現した。

　米カリフォルニア大学ロサンゼルス校（UCLA）は、CMOS技術で製造した超低ジッタPLL（Phase Locked Loop）を発表する（同：C18-1）。5G以降の通信では、無線通信の信号品質を保つために、PLLの低位相雑音化が求められている。UCLAは、両エッジサンプリング技術とタイミング制御技術を組み合わせて、20.3フェムト秒のジッタ性能を実現した。250MHzの入力基準周波数に対して、12mWの消費電力で19GHzという高い発振周波数の出力が可能になる。

左＝Intelの発表内容／右＝UCLAの発表内容 出典：VLSIシンポジウム委員会（クリックで拡大）

　韓国Samsung Electronicsは、Cu-to-Cuチップ接合技術によるA-Dコンバーター搭載型CMOSイメージセンサーを発表する（同：JFS4-4）。高画質化と高速化を両立するために、画素ごとにA-Dコンバーターを搭載する構成を採用。光検出用のチップと、A-Dコンバーターを搭載したチップを、Cu PAD経由で高密度かつ高精度に接続。これにより、2.6電子の低ノイズを実現し、最高で960フレーム/秒での動作が可能になるとする。

　ドイツRobert Boschは、従来比4倍のワイドレンジでジャイロセンサーの計測を実現するアナログフロントエンド回路を提案する（同：C19-1）。回路方式の改善と最適化により、従来の回路と比較して約4倍となる±8000deg./秒という広い計測レンジを達成した。ノイズフロアは0.0047deg./秒/√Hzである。

　米ミシガン大学は、脳センサー向けの超小型神経信号測定チップを発表する（同：C2-2）。光で駆動する脳測定デバイスは、光がパッケージの隙間からチップに届いてしまって誤作動するといった課題がある。ミシガン大学は、回路の構造と設計を工夫することで、光が当たっても安定して神経信号を計測、処理し、送信する回路を提案する。生体組織の限界である300μW/mm²の照射耐性を達成しており、これによって光による誤作動の問題をほぼ解消できるとする。消費電力は、38℃で0.57μW。

左＝Samsung Electronicsの発表内容／中央＝Robert Boschの発表内容／右＝ミシガン大学の発表内容 出典：VLSIシンポジウム委員会（クリックで拡大）