シリコンダイを積層する3次元集積化技術「SoIC」：福田昭のデバイス通信（338） TSMCが開発してきた最先端パッケージング技術（11）（2/2 ページ）

今回から、シリコンダイを3次元積層する技術「SoIC（System on Integrated Chips）」を解説する。

[福田昭，EE Times Japan]

チップとウエハー、ウエハーとウエハーの組み合わせを用意

　TSMCが提供する「SoIC」技術には、チップとウエハーを積層する「CoW（Chip on Wafer）」とウエハーとウエハーを積層する「WoW（Wafer on Wafer）」がある。

TSMCが提供している先進パッケージング技術「3DFabric」と「SoIC」の分類（左の緑色の線で囲んだ部分）［クリックで拡大］ 出所：TSMC（Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから）、緑色の線は筆者が記入したもの

　「CoW」は、例えば同一のCMOSロジック製造プロセスで生産した、異なる大きさのシリコンダイを重ねて接続する。通常は大きなシリコンダイの上に複数の小さなシリコンダイを搭載する。7nmプロセスのシリコンダイで最初に提供し、続いて5nmプロセスのシリコンダイでも提供する予定だ。

「CoW（Chip on Wafer）」と「WoW（Wafer on Wafer）」の開発状況。下側の断面構造図は左がWoW［クリックで拡大］ 出所：TSMC（Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから）

　「WoW」は、ウエハーレベルでシリコンダイを積層する。上下のシリコンダイは同じ寸法である。例えば下側を溝形キャパシタのアレイを作り込んだダイ、上側にロジックダイをレイアウトする。こうするとロジックダイの電源系を同時スイッチングに対して安定化できる。

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧