3次元積層モジュール「SoIC」の高性能化を支援する高放熱技術：福田昭のデバイス通信（340） TSMCが開発してきた最先端パッケージング技術（13）（2/2 ページ）

今回からは、異種のデバイスを集積化する技術に関する講演部分を説明していく。まずは、放熱技術について解説する。

[福田昭，EE Times Japan]

積層するダイの枚数増で発熱が急速に増大

　TSMCが気にかけているのが、シリコンダイを3次元積層する「SoIC（System on Integrated Chips）」技術のスケーリングだ。SoICでは、積層するシリコンダイの枚数を増やすことでスケールアップを図る。複数のモジュールを収容するパッケージ全体では、SoICモジュールの消費電力密度が突出して高くなってしまう恐れが少なくない。

12枚のシリコンダイをSoIC技術で積層したモジュールの外観［クリックで拡大］ 出所：TSMC（Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから）

　そこで開発を進めているのが、従来の「伝導水冷」を超える性能の水冷技術である。通常の伝導水冷では、冷却水が通過するパイプラインを内蔵したヒートシンクと、シリコンダイあるいはパッケージを熱的に接続する。接続には熱抵抗の低い材料（「TIM（Thermal Interface Material）」と呼ぶ）で構成したゲルやフィルムなどを使う。

　TSMCが開発している水冷技術は、シリコンダイ（放熱用ダイ）でシリコンダイ（電子回路を作り込んだ通常のダイ）を冷却するというものだ。放熱用のシリコンダイは、表面に細長い柱（ピラー）のアレイ、あるいは溝（トレンチ）のアレイを形成してある。放熱用ダイの表面に水を通すことで、シリコンダイ（電子回路を作り込んだダイ）の発熱を逃がす。

放熱用シリコンダイによる水冷の概要。放熱用シリコンダイの表面に細長い柱（ピラー）のアレイ、あるいは溝（トレンチ）のアレイを形成し、冷却水を流す［クリックで拡大］ 出所：TSMC（2021 VLSI Technology Symposiumの講演「Ultra High Power Cooling Solution for 3D-ICs」（講演番号JFS1-4）のスライドから）

　ここで重要なのは、ピラーおよびトレンチの形成にエッチング技術ではなく、ダイシングソー技術を使うことだ。ダイヤモンドカッターによってウェハーに切り込みを入れることで、ピラーあるいはトレンチのアレイを作る。エッチング技術に比べると加工のコストが低い。

　ピラーアレイあるいはトレンチアレイの幅は200μm、間隔は210μm、深さ（高さ）は400μmである。シリコンウェハーは直径が300mm、厚みが750μm。テスト用ダイ（TTV：Thermal Test Vehicle）と放熱用ダイ（Lid）はウェハーレベルでハイブリッド接合する。接合部のTIMはシリコン酸化膜である。

（⇒次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧