第3世代SiC MOSFET、スイッチング損失を大幅削減：新たなデバイス構造を開発

東芝デバイス＆ストレージは、同社として3世代目になる「SiC（炭化ケイ素）MOSFET」を開発し、2022年8月下旬から量産を始める。同社第2世代製品に比べスイッチング損失を約20％削減できることを確認した。

[馬本隆綱，EE Times Japan]

SBDを配置する構造を適用、安定した動作を確認

　東芝デバイス＆ストレージは2022年7月、同社として3世代目になる「SiC（炭化ケイ素）MOSFET」を開発し、2022年8月下旬から量産を始めると発表した。同社第2世代製品に比べスイッチング損失を約20％削減できることを確認した。

　新製品は、従来のSiC MOSFET内部に、SBD（ショットキーバリアダイオード）をPNダイオードと並列に配置する構造にしたことで、SiCデバイスとしての信頼性を向上させた。その半面、単位面積当たりのオン抵抗（R_onA）が増加したり、性能指数（R_on^*Q_gd）が大きくなって損失が増加したり、オン抵抗（R_on）を小さくするためにチップ面積が大きくなったりするなど、課題もあったという。

　これらの課題を解決するため同社は、新たなデバイス構造を開発した。まず、SiC MOSFETのp型の広い拡散領域（p-well）の下側に窒素を注入した。これにより、広がり抵抗（R_spread）を削減し、SBDの電流を増加させた。また、JFET領域にも窒素を注入し、JFETの面積を小さくした。これにより、R_onAを上げることなく帰還容量を小さくすることができたという。

第2世代品と第3世代品のデバイス構造 出所：東芝デバイス＆ストレージ

　第3世代のSiC MOSFETは、新たに開発したデバイス構造を用いることで、第2世代品と比べR_onAを43％も削減した。R_on^*Q_gdも80％削減し、スイッチング損失を約20％削減できることを試作チップで実証した。しかも、SBDを配置したことでR_onAの変動が起きず、安定した動作が得られることを確認したという。

R_onA（左）とR_on^*Q_gd（右）の削減結果 出所：東芝デバイス＆ストレージ