ラティス、中規模FPGAプラットフォームを発表：第1弾はLattice Avant-Eファミリー

ラティスセミコンダクターは、中規模のロジックセル数を必要とする用途に向けたFPGAプラットフォーム「Lattice Avant」を発表。その第一弾として「Lattice Avant-E」のサンプル出荷を始めた。同等クラスの製品に比べ、高い電力効率やコネクティビティ、演算性能を実現した。

[馬本隆綱，EE Times Japan]

エッジ端末などの高機能化／高性能化に対応

　Lattice Semiconductorの日本法人であるラティスセミコンダクターは2022年12月6日、中規模のロジックセル数を必要とする用途に向けたFPGAプラットフォーム「Lattice Avant」を発表。その第一弾として「Lattice Avant-E」のサンプル出荷を始めた。同等クラスの製品に比べ、高い電力効率やコネクティビティ、演算性能を実現した。

Lattice Avantの外観 出所：ラティスセミコンダクター

　ラティスセミコンダクターは、エッジ端末などに向けて28nm FD-SOI（完全空乏型シリコン・オン・インシュレーター）プロセスを適用したFPGAプラットフォーム「Nexus」を展開している。競合製品に比べて、「消費電力は4分の1」「コネクティビティは2倍」「パッケージサイズは10分の1」という特長を持った製品である。ただ、ロジックセル数が最大100K個と比較的小規模であった。

　そこで今回、同社の強みを生かしつつ、顧客からの要望が強い中規模FPGA「Lattice Avant」を新たに追加した。エッジ端末などにおけるAI処理など、FPGAにもさらなる高機能化／高性能化が求められているからだ。Lattice Avantは、TSMCの16nm FinFET技術を用いて製造する。高い電力効率や小型サイズを維持しつつ、Nexusに比べて、「ロジックセル数は5倍に、帯域幅は10倍に、性能は30倍に、それぞれ向上させた」という。

進化を続けるLatticeのFPGA［クリックで拡大］ 出所：ラティスセミコンダクター

　ロジックセル数が500K規模の競合製品と比べても、Lattice Avantは電力消費が半分かそれ以下で、放熱設計などを容易にした。シリアル帯域幅も最大2倍に拡大、高速なスループットを低消費電力で実現した。さらに、パッケージの外形寸法は13×13mmで競合製品に比べると最大6分の1も小型である。

Lattice Avantと競合製品との比較［クリックで拡大］ 出所：ラティスセミコンダクター

　この他、レーン当たり最大25Gビット/秒のコンフィギュアブルSERDESや、PCIe Gen 4×8コントローラー、LPDDR4やDDR5などの高速メモリインタフェースなどに対応している。また、AI推論向けに最適化したDSPや、セキュリティエンジンなども内蔵した。

　顧客のシステム開発を支援する設計ツールやレファレンスデザイン／SDK、IPコアなどは、使い慣れた既存のソフトウェアソリューションを活用することができる。

既存のソフトウェアソリューション［クリックで拡大］ 出所：ラティスセミコンダクター

　Lattice Avantの第一弾となるLattice Avant-Eファミリーは、仕様が異なる3製品を用意した。ロジックセル数の違いで見ると、477K個の「Avant-500E」、306K個の「Avant-300E」、196K個の「Avant-200E」である。2023年以降は、新しいLattice Avantシリーズも順次投入していく計画だという。

Lattice Avant-Eファミリーの主な仕様［クリックで拡大］ 出所：ラティスセミコンダクター