AIによる技術革新を加速させるTSMCの最新技術：A16技術やSoW技術の概要を発表（2/2 ページ）

TSMCは横浜で開催した顧客向け技術発表会「TSMC Technology Symposium」に合わせ、テクノロジー専門メディア向けの技術説明会を開催した。説明会では、AIイノベーションを加速させるための半導体製造プロセス「TSMC A16」技術や「TSMC System-on-Wafer（TSMC-SoW）」などについて、その概要を紹介した。

[馬本隆綱，EE Times Japan]

自動車向けプログラムを前倒しして取り組む

　「自動車向けプログラム」を前倒しで進めていることも紹介した。日本市場では自動車分野が産業の要となっている。自動車向けの半導体デバイスは、これまで技術が成熟するのを待って用いられてきた。半導体デバイスの信頼性などが重要となるためだ。ただ、高度な自動運転などに対応していくためには、より高性能で高機能な半導体デバイスが不可欠となる。このため、HPCに向けて開発された3〜4nm技術を用いて、自動車向け素子の開発も進めているという。

　具体的には、2023年にN3AE「Auto Early」プロセスを導入し、先進のプロセス技術とパッケージ技術を統合した製品を提供している。さらに、「InFO-oS（Integrated Fan-Out on Substrate）」や「CoWoS-R（Chip on Wafer on Substrate-RDL Interposer）」といったソリューションを開発中。2025年第4四半期までに「AEC-Q100」グレード2の認定を取得する予定だという。また、車載システム向け半導体デバイスの要件としてZhang氏は、「不良品ゼロに向けて、ロバストな設計基準や効果的なスクリーニングが必要となる」と述べた。

自動車向けアドバンスドパッケージング技術［クリックで拡大］ 出所：TSMC

　この他、多くのプロセッサコアや広帯域幅メモリ（HBM）スタックを１つのインターポーザ−に並べて実装する「SoW」なども提供。この技術を活用することで、専有面積の削減や演算能力の向上を実現してきた。

　さらに、データ伝送の増加に対応するため、シリコンフォトニクスの統合にも取り組んでいる。開発中のCOUPE（Compact Universal Photonic Engine）技術は、SoIC-Xチップ積層技術を用い、フォトニックダイの上に電気ダイを積層する。TSMCでは、2026年にもCPO（Co Packaged Optics）としてCoWoSパッケージ基板に統合し、光接続機能を取り込む計画である。これにより、消費電力を半分に、レイテンシーを10分の1に削減できる見込みだという。

CoWoSベースのSoW技術イメージ［クリックで拡大］ 出所：TSMC

シリコンフォトニクスの統合イメージ［クリックで拡大］ 出所：TSMC