AI/HPCの性能を左右する電源供給網の安定化（前編）：福田昭のデバイス通信（514） TSMCが解説する最新のパッケージング技術（11）（2/2 ページ）

「IEDM 2025」におけるTSMCの講演内容を紹介するシリーズ。今回は5番目の項目「（5）Power delivery efficiency（電源供給の効率）」を前後編の2回に分けて解説する。

[福田昭，EE Times Japan]

電源のインピーダンスは高周波領域で急激に上昇

　理想的な電源は、常に一定の電圧を全ての半導体チップに供給する。実際には、このようなことはあり得ない。負荷の変動に対してわずかに遅れて電流の供給量を制御しており、供給電流の変化によって電源電圧は常に変動している。

　電源電圧の変動は主に、電源電流の時間的な変動によって生じる。負荷が変動するサイクル（周波数）はクロックサイクル（クロック周波数）と、論理回路やメモリ回路などのスイッチングサイクル（スイッチング周波数）および、これらの高調波の重なりとなる。

　電源インピーダンスの値は周波数の上昇とともに急速に高まる。そして共振点（最大インピーダンスあるいはピーク値）を過ぎると、周波数の上昇とともにインピーダンスは低下する。電源インピーダンスのピーク値は、なるべく低くすることが望ましい。

　何も対策しない電源供給網の電源インピーダンスは例えば、10kHzを基準にすると1MHzではおよそ10倍、数十MHzではおよそ100倍に達する。

CoWoS-Lタイプの先進パッケージにおける電源インピーダンスの低減。左はパッケージの構造図。右は電源供給網（PDN）のインピーダンス（縦軸）と周波数（横軸）の関係。ベースライン（赤色）は通常の特性。MIM（水色）とeDTC（黄緑色）はキャパシターの挿入によるインピーダンス低減策を講じた特性［クリックで拡大］ 出所：TSMC（IEDM 2025のショートコース（番号SC1-5）で公表された講演スライドから）

　高周波インピーダンスを下げるためには通常、キャパシターあるいはコンデンサーが使われる。CoWoS-Lタイプの先進パッケージでは、SoC（System on a Chip）チップの内部にMIM（Metal-Insulator-Metal）キャパシター群を作り込んだり、LSI（Local Silicon Interconnect）チップの内部にeDTC（embedded Deep Trench Capacitor）群を作り込んだりする。

　MIMキャパシター群を組み込んだ電源供給系の最大インピーダンスは対策前の約6分の1に、eDTC群を作り込んだ電源供給系の最大インピーダンスは対策前の約10分の1に減少する。またキャパシターによるインピーダンスの低減効果はピーク周波数よりも高い領域で大きい。10MHz〜100MHzの領域では、対策前と比べてMIMキャパシターでは約10分の1、eDTCでは約100分の1とインピーダンスが大幅に小さくなる。

（後編に続く）

⇒「福田昭のストレージ通信」連載バックナンバー一覧