ソニーセミコンCTOに聞く――イメージセンサー技術革新の核:追求していく「3つの方向性」とは(3/3 ページ)
スマートフォン市場の成熟などで競争環境が変化する中、イメージセンサー世界首位のソニーセミコンダクタソリューションズは今、大きな転換点にある。今回、同社CTOの大池祐輔氏に同社を支える技術革新の背景と、今後の進化の方向性を聞いた。
モバイル向けで追求、「タテとヨコの高密度化」の詳細
――2025年6月の事業説明会においてモバイル用イメージセンサーの成長ドライバーとして「高密度化」を挙げていました。その狙いについて詳細を教えてください。
大池氏 「高密度化」というキーワードの中で、プロセスノードの適合化による「ヨコの高密度化」と、多層化による「タテの高密度化」について話した。
ヨコ方向、つまり22nmや28nmに相当するプロセスの適用効果については、基本的には画質を構成するほぼ全ての要素――解像度、感度、ダイナミックレンジ、フレームレート、消費電力――その全ての土台を引き上げる技術だ。
最も想像しやすいのは、「画素が小さくできる」という点だ。つまり、より多画素化できる。だが、それだけではなく、例えば同じ画素サイズでも、プロセスノードがシュリンクしていけば、例えば寄生容量を減らせる。寄生容量を下げると、1個の電子を電圧に変換する際に、より大きな電圧変化を得られるようになる。するとS/N比が改善するので、暗いところがより鮮明に見えるようになる。
さらに別の使い方として、同じ画素サイズでも、その中により多くのトランジスタを配置できるようになる。1画素内のトランジスタ数が増えれば、ゲインを複数段階で切り替える機構が入れられ、ダイナミックレンジが広がる。
さらに細かい話をすれば、低消費電力化にも効いてくる。高密度にトランジスタが配置できることで、フォトダイオードから電子を引き出す効率を上げる形での実装も可能になる。フォトダイオードにたまった電子を読み出しノードへ転送する際、その転送効率が高まれば、より低い電圧で同じ性能を実現できる。つまり、消費電力が下げられる。
このように、ニーズに応じ、画素サイズを小さくして高解像度化することも、画素サイズを維持しつつトランジスタを増やしてダイナミックレンジを広げることもできる。プロセスノードの進化は、基本特性全体を押し上げる土台技術だということだ。
ロジックチップ側も同様だ。22nmから12nmなどへ進めると、電圧低減による低消費電力化や、デジタル回路の集積度向上が可能になる。難しさは、デジタル回路のプロセスを進めながら、センサー全体としてアナログの読み出し性能を向上し続けなければならない点にある。より高度なアナログ技術が必要になるが、これはわれわれの得意領域であり、そういった形で実装を進めている。
――ヨコ方向の高密度化について、開発の進捗は。
大池氏 開発は順調だ。先端プロセス技術をいかに画質引き上げのためにカスタマイズして導入するか、また、目的に応じて成熟プロセスとの適合を図り効率を高めるか、ということに主眼を置いている。
2段画素以外にもさまざまなバリエーション、3層積層の可能性
――タテの高密度化、多層化技術についてはいかがでしょうか。
大池氏 既にいくつか製品として世の中に出ているが、多層化にもさまざまなバリエーションがある。
「画質全体を引き上げる」という観点は、フォトダイオードと画素トランジスタの層を分離し積層する2段画素構造がある。これは、フォトダイオードの性能を最大化しながら、トランジスタ側もしっかりしたサイズで作り込める技術だ。結果として、ダイナミックレンジ向上、暗所でのS/N改善に寄与している。
この2段画素などは既に量産化されているが、難しさは3階建てのような複雑な構造における均質な薄膜化の技術や上下を接続する精緻な位置合わせにある。工程数の増加を抑えながら、画質を落とさずに成立させる技術として、完成度が上がっている。
3層構造では、さまざまな組み合わせが可能だ。今後はフォトダイオードを2層にして可視光と赤外線など非可視光を同時に撮るような多層化の可能性もあり、開発の検討を進めている。
技術開発は、特定用途だけに絞り込んでいるわけではない。われわれは多くのビジネスカテゴリーを持っていて、できるだけ多くのカテゴリーへ展開していくことを前提にしている。その過程で、どこから最初に導入すると技術がマチュアになっていくかを考えながら進めている。
――新型センサーでは歩留まりの課題もありました。何が困難で、改善の状況はどうですか。
大池氏 貼り合わせ技術だけが単独で難しかった、というわけではない。いくつもの新技術を複合的に組み合わせて、1つの製品として成立させる、その全体最適の過程での課題が大きかった。
歩留まりについてはいろいろな課題があったが、学びを経て、今は2段画素の技術も非常に安定、成熟している。ここでの知見は今後の製品立ち上げにも大きく生きてくるだろう。
⇒後編に続く(2026年5月15日公開予定)
後編では、車載や産機を含めたアプリケーションごとの技術戦略やフィジカルAIの機会および中国競合勢に対する見解、CTOとして今後の技術革新に向けた思いについて聞いている。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
ソニー半導体、26年度は減収見込み メモリ市況不透明
ソニーグループは2026年5月8日、2026年度通期の業績見通しを発表した。イメージング&センシングソリューション(I&SS)分野の2026年度売上高は前年同期比4%減の2兆700億円と、減収を見込んでいる。一方、営業利益は同12%増の4000億円になると見ている。
「画素の製造もパートナーと」十時氏が語る、ソニー×TSMC合弁の狙いと期待
2026年5月8日、ソニーセミコンダクタソリューションズとTSMCは、次世代イメージセンサーの開発/製造に関する戦略的提携に向けた基本合意書(MOU)を締結し、合弁会社(JV)設立を検討すると発表した。同日開催されたソニーグループの業績説明会では、同社社長 最高経営責任者(CEO)の十時裕樹氏が、その狙いや期待について語った。
経産省がソニー画像センサー新工場に最大600億円補助
経済産業省は2026年4月17日、ソニーセミコンダクタマニュファクチャリングが熊本県合志市に建設中のイメージセンサー新工場に対し、最大600億円を補助すると発表した。
iPhoneのイメージセンサー、ソニーの独占供給「崩壊のとき」は近いのか
AppleのiPhoneに搭載するCMOSイメージセンサー(以下、CIS)を独占供給してきたソニー。しかしこの体制が、いよいよ崩れるのではないか――。最近、そんな見方を後押しするような情報が相次いで発信されています。
「これまでにないダイナミックレンジ」 ソニーのLOFIC画素4Kセンサー
ソニーセミコンダクタソリューションズが、LOFIC画素を採用した4K解像度CMOSイメージセンサーを開発した。LOFIC構造を「業界最小」(同社)となる1.45μmの単一画素で実現し、1/2.8型と小型ながら1回の露光で4K解像度と96dBのダイナミックレンジを両立している。今回、担当者に詳細を聞いた。
26年1QにDRAM価格は9割超上昇へ、ソニーらの決算にみる波及の形
メモリ価格の上昇ペースが一段と加速。各社の決算会見では、その影響を示唆する発言が出始めています。
![「タテとヨコの高密度化」による特性強化の例[クリックで拡大] 出所:ソニーグループの事業説明会資料(2025年6月公開)](https://image.itmedia.co.jp/ee/articles/2605/11/jn20260515sony002.jpg)