不揮発性パワーゲーティング、メニーコアプロセッサの待機電力削減に威力：新技術（2/2 ページ）

東京工業大学（東工大）像情報工学研究所の菅原聡准教授らの研究グループと神奈川科学技術アカデミー（KAST）は、不揮発性パワーゲーティング（NVPG）がメニーコアのプロセッサやSoCの待機時電力削減に極めて有効なアーキテクチャであることを実証した。

[馬本隆綱，EE Times Japan]

ストアフリーシャットダウンでさらに

　これらの回路構成とアーキテクチャを用い、回路シミュレーションを行った。このシミュレーションでは、CMOSデバイスにはFinFETの「Predictive Technology Model」を、MTJには同研究グループが開発した高精度のマクロモデルをそれぞれ採用した。

　NVPGは、通常のSRAM動作とMTJへ書き込む不揮発記憶の動作を分離することができることから、NVPGにおける通常の読み出しと書き込みは、SRAMと同じ速度で実行することができる。これに対して、NOFは常に不揮発記憶の動作を行う。このため、本来なら不揮発記憶が不要な通常の書き込み時には動作速度が低下する。余分な動作を行うため、電力消費も増えることになる。

NVPGとNOFによるNV-SRAMとSRAMの動作波形。左図はベンチマークシーケンスに従って動作させた時の波形。右図はそれを拡大したもの （クリックで拡大） 出典：東京工業大学、神奈川科学技術アカデミー

　NOFでは頻繁に電源遮断を行うことで、消費電力を節減できるという主張もあるが、今回の研究からはこのような依存性は見いだせなかったとしている。電源遮断によってエネルギーを削減できる最低の電源遮断時間BET（Break-even Time）と読み出し/書き込み動作サイクル数の依存性についても検証した。NOFでは読み出し/書き込み動作サイクル数の増加により、BETが大きく増加した。不揮発記憶と電源遮断を繰り返すことで、エネルギー削減効果が小さくなる。一方、NVPGも読み出し/書き込み動作サイクル数には依存するが、その影響は小さく、読み出し/書き込み動作サイクル数の増加に伴うBETの増大は、NOFに比べて極めて小さいことが分かった。さらに、同研究グループが提唱している「ストアフリーシャットダウン」を導入することで、BETをさらに削減できるという。ストアフリーシャットダウンとは、「書き込み済みのデータと同じデータは書き込まない」という不揮発記憶のアーキテクチャである。

左図は消費エネルギーと読み出し/書き込み動作サイクル数との依存性を示したグラフ。NVPGの消費エネルギーは読み出し/書き込み動作サイクル数が増加すると通常のSRAMに漸近する。NOFではこうした効果は得られないことが分かった。右図はBETと読み出し/書き込み動作サイクル数の依存性を示したグラフである （クリックで拡大） 出典：東京工業大学、神奈川科学技術アカデミー

　今回の研究成果は、フランス・グルノーブルで開催された集積回路に関する国際学会「DATE」で、2015年3月11日に発表した。