東芝、深層学習を低消費電力で実現する半導体回路：「人間の脳を模した」

東芝は2016年11月、ディープラーニング（深層学習）の処理を低い消費電力で実行する“人間の脳を模した”半導体回路「TDNN（Time Domain Neural Network）」を開発したと発表した。

[庄司智昭，EE Times Japan]

エッジデバイスで深層学習を

　東芝は2016年11月、ディープラーニング（深層学習）の処理を低い消費電力で実行する半導体回路「TDNN（Time Domain Neural Network）」を開発したと発表した。

　TDNNは演算回路を小さくできる特徴があり、従来と比べ多くの演算回路を1チップに実装できるという。同社は今後、より小型化と消費電力化が可能になる抵抗変化型メモリ（ReRAM）を使用したTDNNを用いたプロセッサの開発を予定。これにより、「エッジデバイスでのディープラーニングを可能にするプロセッサの開発を目指す」と語る。

時間領域アナログ信号処理技術を採用

　ディープランニングは現在、大量の演算を高速で処理し、多くの電力を消費する高性能なPCによって行われている。センサーやスマートフォンなどのエッジデバイスで同様のディープラーニングを行うためには、大量の演算を数ワット以下の低消費電力で実行するチップが必要だ。ノイマン型のPCでディープラーニングの処理を実行する場合、消費電力の大部分は、データをメモリから演算回路に移動するために利用されている。そのため、データの移動に使用される電力を抑えることが課題となっていた。

　データの移動を減らすためには、演算回路を完全に並列化し、その演算回路が利用するメモリを演算回路の近くに配置することが有効である。しかし、このようなアーキテクチャは、チップサイズが大きくなってしまうため採用できなかったとする。

TDNN回路のイメージ 出典：東芝

　同社は、2013年に発表した時間領域アナログ信号処理技術を演算回路に採用し、演算回路の小型に成功した。同技術は、デジタル信号が論理ゲートを通過する際の遅延時間をアナログ信号として利用することで加算などの演算を効率よく実行できる技術である。これにより、ディープラーニングの1つの演算を行う演算回路を、3つの論理ゲートと1ビットのメモリで実現し、小型のチップサイズで演算回路を完全に並列化できるという。

　今回、揮発性メモリ（SRAM）を利用したTDNNのチップを試作し、ディープラーニングに必要とされる画像認識を行った結果、これまで学会で報告されている消費あたりの消費エネルギー値の6分の1以下である20.6フェムトジュールに抑制。20.6フェムトジュールは、1ワットの消費電力で1秒間に48.5兆回の演算ができることに相当する。

　同社はTDNNについて、“人間の脳を模した半導体回路”と表現している。