マイコンからHPCまで――RISC-Vが目指す“懐の深さ”：RISC-V Day 2017 Tokyo（2/2 ページ）

2017年12月18日に、「RISC-V Day 2017 Tokyo（リスクファイブの1日）」が開催され、RISC-V会長のKrste Asanović氏らがRISC-Vについて講演を行った。本記事では、基調講演を一部抜粋して紹介する。

[松本貴志，EE Times Japan]

シンプルで、スケーラビリティが高い構造

　Asanović氏はRISC-Vの特長として、ライセンスがオープンであることだけでなく、シンプルであること、スケーラビリティが高いことを紹介した。

RISC-Vの特長（クリックで拡大）

　RISC-Vは、小規模でシンプルな4つの整数ISA（RV32E, RV32I, RV64I, RV128I）を用意し、機能追加は標準拡張ISA（整数の乗除算を提供するM, アトミックなメモリアクセスを提供するA, 単精度浮動小数点演算を提供するF, 倍精度浮動小数点演算を提供するD, 4倍精度浮動小数点演算を提供するQ、組み込み用途向けに命令長を16ビットに圧縮したCなど）で実現するモジュラー構造を取る。この整数ISAと標準拡張ISAは、2014年に仕様が凍結し永久にサポートされるという。

　これにより、RISC-Vを用いたチップの設計者は、必要な機能を提供するISAのみを実装できるというメリットがある。また、可変長命令をサポートした空のオペコードも用意されているため、第三者による拡張命令セットの実装も可能だ。

左：整数ISAと標準拡張ISAの概要　右：RISC-Vの命令セットを記載した「グリーンカード」（クリックで拡大）

　このような特長を持ちつつ、現在用いられているプログラミング言語への幅広い対応や、マイコンからHPC（High Performance Computing）まで単一のISAでサポートできること、FPGAやASIC、フルカスタムといった実装方法に全て適合することを目標として、RISC-Vの開発を進めてきたという。

RISC-Vの開発目標（クリックで拡大）

　Asanović氏は講演の終盤で、インドにおいて国家標準ISAとしてRISC-Vへの投資が進んでいることや、NVIDIAが将来のGPUにRISC-Vを採用するとアナウンスしたことにも触れており、エコシステムが広がりつつあることを強調する。また、コンピュータ技術に関する教本として名高いJohn L.Hennessy氏とDavid A.Patterson氏の共著「Computer Architecture」第6版にも、RISC-Vが命令セットの解説に採用されたことを紹介した。

　RISC-V Day 2017 Tokyoでは、RISC-Vを採用し4096コアを搭載したHPC用プロセッサを開発するEsperanto社で技術メンバーを務める笠原栄二氏も講演をしており、こちらも別途紹介する予定だ。