堅調なTSMC、5nmのリスク生産は19年Q1にも開始：7nmでシェア100％を狙う？（2/2 ページ）

TSMCは、半導体メーカーのファブライト化や、HPC（High Performance Computing）向けチップの需要の高まりにより、堅調な成長を続けている。7nmや5nmプロセスの開発も順調だとする。

[Alan Patterson，EE Times]

QualcommがSamsungからTSMCに戻る？

　TSMCは、2018年6月に、新たに7nmプロセス技術を適用した製造を開始することにより、同市場において100％のシェアを確保できるようになると期待しているようだ。

　アナリストのAndrew Lu氏は、「こうした予測には、Samsung ElecrtonicsとQualcommの動向が反映されている」と指摘する。

　同氏は、シンガポールの市場調査会社Smartkarma向けに作成したレポートの中で、「これはつまり、Qualcommが、同社にとって初となる7nmプロセスチップの量産を、再びTSMCに切り替えようとしていることを示唆している。Samsungは、7nmプロセス技術において、EUV（極端紫外線）リソグラフィ技術を完全に適用することを決定しているため、7nmプロセスの量産開始時期を遅らせる可能性がある。Qualcommは数年前に、同社のプロセッサ『Snapdragon』を製造するファウンドリーを、TSMCからSamsungに切り替えている」と述べる。

5nmのリスク生産は2019年にも開始

画像出典：TSMC

　TSMCは、「2018年第1四半期に、顧客企業向けに10種類の7nmプロセスチップをテープアウトする予定だ。2018年全体では、計50種類のテープアウトを予定している」と述べる。

　TSMCにとって初となる7nmプロセスチップは、大半がスマートフォン関連の顧客企業向けに提供され、その次にHPC関連の顧客企業向けが続くとみられる。同社の予測によれば、7nmプロセスチップは、2018年における同社の売上高全体の約10％に達する見込みだという。

　同社は、7nmプロセス技術の開発に続き、2019年には、7nmプロセスの複数層にEUVリソグラフィを適用した「N7＋」プロセス技術を発表する予定だとしている。N7＋プロセスでは、EUVリソグラフィの適用により、ウエハー当たりのダイ数を、N7と比べて10％増加させることが可能だという。

　さらにTSMCは、「2019年第1四半期には、予定通り5nmプロセスのリスク生産を行う。現在、顧客企業向けに、5nmプロセスのテストチップの開発を進めているところだ」と述べている。

　TSMCは、7nm／5nmプロセスチップの開発において、出力160WのEUVリソグラフィ装置を使用しているという。ただ、出力250WのEUVリソグラフィ装置も既に設置していて、2019年に導入するN7＋プロセスと、2020年に導入する予定の「N5」プロセスでは、250Wの装置を使うことになるだろうと強調した。

【翻訳：田中留美、編集：EE Times Japan】